Processeur tolérant aux fautes PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Processeur tolérant aux fautes PDF full book. Access full book title Processeur tolérant aux fautes by Mohsin Amin. Download full books in PDF and EPUB format.
Author: Mohsin Amin
Publisher: Editions Universitaires Europeennes
ISBN: 9783841786227
Category :
Languages : de
Pages : 192
Get Book Here
Book Description
Dans cette livre, nous proposons une nouvelle approche pour la conception d'un processeur tolerant aux fautes. Celle-ci repond a plusieurs objectifs dont celui d'obtenir un niveau de protection eleve contre les erreurs transitoires et un compromis raisonnable entre performances temporelles et cout en surface. Le processeur resultant sera utilise ulterieurement comme element constitutif d'un systeme multiprocesseur sur puce (MPSoC) tolerant aux fautes. Les concepts mis en oeuvre pour la tolerance aux fautes reposent sur l'emploi de techniques de detection concurrente d'erreurs et de recouvrement par reexecution. Les elements centraux de la nouvelle architecture sont, un coeur de processeur a pile de donnees de type MISC (Minimal Instruction Set Computer) capable d'auto-detection d'erreurs, et un mecanisme materiel de journalisation charge d'empecher la propagation d'erreurs vers la memoire centrale (supposee sure) et de limiter l'impact du mecanisme de recouvrement sur les performances temporelles. Les resultats, obtenus sans recherche d'optimisation poussee, montrent clairement la pertinence de l'approche proposee, en offrant un bon compromis entre protection et performances.
Author: Mohsin Amin
Publisher: Editions Universitaires Europeennes
ISBN: 9783841786227
Category :
Languages : de
Pages : 192
Get Book Here
Book Description
Dans cette livre, nous proposons une nouvelle approche pour la conception d'un processeur tolerant aux fautes. Celle-ci repond a plusieurs objectifs dont celui d'obtenir un niveau de protection eleve contre les erreurs transitoires et un compromis raisonnable entre performances temporelles et cout en surface. Le processeur resultant sera utilise ulterieurement comme element constitutif d'un systeme multiprocesseur sur puce (MPSoC) tolerant aux fautes. Les concepts mis en oeuvre pour la tolerance aux fautes reposent sur l'emploi de techniques de detection concurrente d'erreurs et de recouvrement par reexecution. Les elements centraux de la nouvelle architecture sont, un coeur de processeur a pile de donnees de type MISC (Minimal Instruction Set Computer) capable d'auto-detection d'erreurs, et un mecanisme materiel de journalisation charge d'empecher la propagation d'erreurs vers la memoire centrale (supposee sure) et de limiter l'impact du mecanisme de recouvrement sur les performances temporelles. Les resultats, obtenus sans recherche d'optimisation poussee, montrent clairement la pertinence de l'approche proposee, en offrant un bon compromis entre protection et performances.
Author: Zhigang Mao
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Author: Mohsin Amin
Publisher:
ISBN:
Category :
Languages : fr
Pages : 182
Get Book Here
Book Description
Dans cette thèse, nous proposons une nouvelle approche pour la conception d'un processeur tolérant aux fautes. Celle-ci répond à plusieurs objectifs dont celui d'obtenir un niveau de protection élevé contre les erreurs transitoires et un compromis raisonnable entre performances temporelles et coût en surface. Le processeur résultant sera utilisé ultérieurement comme élément constitutif d'un système multiprocesseur sur puce (MPSoC) tolérant aux fautes. Les concepts mis en œuvre pour la tolérance aux fautes reposent sur l'emploi de techniques de détection concurrente d'erreurs et de recouvrement par réexécution. Les éléments centraux de la nouvelle architecture sont, un cœur de processeur à pile de données de type MISC (Minimal Instruction Set Computer) capable d'auto-détection d'erreurs, et un mécanisme matériel de journalisation chargé d'empêcher la propagation d'erreurs vers la mémoire centrale (supposée sûre) et de limiter l'impact du mécanisme de recouvrement sur les performances temporelles. L'approche méthodologique mise en œuvre repose sur la modélisation et la simulation selon différents modes et niveaux d'abstraction, le développement d'outils logiciels dédiées, et le prototypage sur des technologies FPGA. Les résultats, obtenus sans recherche d'optimisation poussée, montrent clairement la pertinence de l'approche proposée, en offrant un bon compromis entre protection et performances. En effet, comme le montrent les multiples campagnes d'injection d'erreurs, le niveau de tolérance au fautes est élevé avec 100% des erreurs simples détectées et recouvrées et environ 60% et 78% des erreurs doubles et triples. Le taux recouvrement reste raisonnable pour des erreurs à multiplicité plus élevée, étant encore de 36% pour des erreurs de multiplicité 8
Author: Djemai Kebbal
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Les reseaux de stations et les clusters de processeurs deviennent de plus en plus des plateformes populaires pour le calcul parallele et distribue. Ils sont caracterises par plusieurs proprietes rendant leur exploitation difficile (heterogeneite materielle et logicielle, frequence de defaillance elevee, charge dynamique imprevisible, etc.). L'objectif du projet mars, de l'equipe opac du lifl, est d'integrer ces plateformes pour donner une vue unique du systeme (meta-systeme) dans le but de pendre en charge des applications de longue duree de vie. Mars est un systeme d'ordonnancement adaptatif dans lequel, l'application parallele change son degre de parallelisme suivant la disponibilite de ressources. L'objectif principal de ce travail de these est de concevoir un systeme ayant une vue globale du meta-systeme afin d'assurer une gestion efficace des ressources et de repondre aux besoins des applications paralleles. Un environnement d'execution, comportant les outils necessaires pour le controle, la gestion et l'allocation de ressources aux applications paralleles, est mis en uvre. Afin de pouvoir developper aisement des applications adaptatives, nous avons adopte un modele de construction et d'ordonnancement d'applications paralleles adaptatives, fournissant une interface de programmation simple. L'algorithme d'ordonnancement utilise des criteres simples dans le but d'ameliorer les performances de l'application (puissance relative, dependances des taches). Pour pouvoir supporter plusieurs applications paralleles simultanement, nous avons dote le systeme d'un ordonnanceur multi-application. Concernant la tolerance aux fautes, nous avons, d'une part, dote les applications paralleles adaptatives d'un mecanisme de sauvegarde/reprise.
Author: Daniel Sorin
Publisher: Morgan & Claypool Publishers
ISBN: 1598299549
Category : Technology & Engineering
Languages : en
Pages : 116
Get Book Here
Book Description
For many years, most computer architects have pursued one primary goal: performance. Architects have translated the ever-increasing abundance of ever-faster transistors provided by Moore's law into remarkable increases in performance. Recently, however, the bounty provided by Moore's law has been accompanied by several challenges that have arisen as devices have become smaller, including a decrease in dependability due to physical faults. In this book, we focus on the dependability challenge and the fault tolerance solutions that architects are developing to overcome it. The two main purposes of this book are to explore the key ideas in fault-tolerant computer architecture and to present the current state-of-the-art - over approximately the past 10 years - in academia and industry. Table of Contents: Introduction / Error Detection / Error Recovery / Diagnosis / Self-Repair / The Future
Author: Hai Yu
Publisher:
ISBN:
Category :
Languages : en
Pages : 0
Get Book Here
Book Description
Various applications of electronic systems, such as medical implant devices, or cryptographic chips for potable devices require both lower power dissipation and higher level of reliability. Moreover, as silicon-based CMOS technologies are fast approaching their ultimate limits, these requirements become necessary for the entire microelectronics industry. Indeed, by approaching these limits, power dissipation, fabrication yield, and reliability worsen steadily making further nanometric scaling increasingly difficult. Thus, before reaching these limits, these problems could become show-stoppers unless new techniques are introduced to maintain acceptable levels of power dissipation, fabrication yield and reliability. This thesis aims to develop a fault tolerant architecture for logic designs that conciliates the above contradictory challenges and provides a global solution to the yield, reliability and power dissipation issues in current and future nanometric technologies. The proposed fault tolerant architecture is expected to improve the fabrication yield and reliability while reducing the power dissipation of electronic components. It leads a breakthrough, since traditional fault-tolerant architectures introduce significant area and power penalties.
Author: Association française pour la cybernétique économique et technique
Publisher:
ISBN:
Category : Automation
Languages : fr
Pages : 618
Get Book Here
Book Description
Author:
Publisher:
ISBN:
Category : Neural networks (Computer science)
Languages : en
Pages : 524
Get Book Here
Book Description
Author: Jean-Louis Boulanger
Publisher: John Wiley & Sons
ISBN: 1118600800
Category : Computers
Languages : en
Pages : 371
Get Book Here
Book Description
It is currently quite easy for students or designers/engineers to find very general books on the various aspects of safety, reliability and dependability of computer system architectures, and partial treatments of the elements that comprise an effective system architecture. It is not so easy to find a single source reference for all these aspects of system design. However, the purpose of this book is to present, in a single volume, a full description of all the constraints (including legal contexts around performance, reliability norms, etc.) and examples of architectures from various fields of application, including: railways, aeronautics, space, automobile and industrial automation. The content of the book is drawn from the experience of numerous people who are deeply immersed in the design and delivery (from conception to test and validation), safety (analysis of safety: FMEA, HA, etc.) and evaluation of critical systems. The involvement of real world industrial applications is handled in such as a way as to avoid problems of confidentiality, and thus allows for the inclusion of new, useful information (photos, architecture plans/schematics, real examples).
Author:
Publisher:
ISBN:
Category : Electronic apparatus and appliances
Languages : en
Pages : 652
Get Book Here
Book Description
