Methodologie et outil de conception d'une architecture parallele temps reel PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Methodologie et outil de conception d'une architecture parallele temps reel PDF full book. Access full book title Methodologie et outil de conception d'une architecture parallele temps reel by Patrick Magnaud. Download full books in PDF and EPUB format.
Author: Patrick Magnaud
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Author: Patrick Magnaud
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Author: Patrick Magnaud
Publisher:
ISBN:
Category :
Languages : fr
Pages : 135
Get Book Here
Book Description
L'OBJECTIF DE CETTE ETUDE EST DE PERMETTRE A UN CONCEPTEUR DE DEFINIR L'ARCHITECTURE DE LA MACHINE LA MIEUX ADAPTEE A TRAITER UNE APPLICATION EN TEMPS REEL ET CE SANS AVOIR A TENIR COMPTE EXPLICITEMENT DES CONTRAINTES TEMPORELLES ET MATERIELLES. DANS CETTE OPTIQUE, UN OUTIL DE CONCEPTION A ETE DEVELOPPE. IL S'APPUIE SUR UNE METHODOLOGIE QUI UTILISE UN MODELE D'EXECUTION QUI S'APPARENTE A LA FOIS AUX MODELES SYNCHRONE ET DATA-FLOW. CE MODELE PERMET D'EXPRIMER LE PARALLELISME INTRINSEQUE D'UNE APPLICATION EN TERME DE RESEAU DE MODULES COMMUNIQUANT PAR MESSAGES. IL SE CARACTERISE PAR UNE STRUCTURE RECURSIVE COMBINANT LE PARALLELISME VRAI ET LE PIPELING ET PEUT ETRE MIS EN CORRESPONDANCE BIUNIVOQUE AVEC UNE ARCHITECTURE MODULAIRE RECONFIGURABLE. POUR DECRIRE CES APPLICATIONS SELON CE MODELE, NOUS AVONS DEFINI UN LANGAGE QUI AUTORISE DES TECHNIQUES DE PARALLELISATION AUTOMATIQUE DES MODULES COMPOSANT L'APPLICATION. CETTE PARALLELISATION A POUR BUT D'OBTENIR UNE REPRESENTATION DANS LAQUELLE TOUT MODULE D'EXECUTE EN TEMPS REEL. CES TECHNIQUES DE PARALLELISATION REPOSENT SUR DES TRANSFORMATIONS DE PROGRAMMES SEQUENTIELS QUI EN MODIFIENT LA PERFORMANCE TOUT EN CONSERVANT LA COMPETENCE. ON OBTIENT AINSI UNE PARALLELISATION DE L'APPLICATION, QUI TIENT COMPTE DES CONTRAINTES TEMPS REEL. POUR EVITER AU CONCEPTEUR DE TENIR COMPTE DES CONTRAINTES TEMPORELLES ET MATERIELLES QUI DEPENDENT DE L'ARCHITECTURE CIBLE, L'OUTIL QUE NOUS AVONS CONCU DETERMINE AUTOMATIQUEMENT LA STRUCTURE MODULAIRE OPTIMALE TRAITANT L'APPLICATION EN TEMPS REEL. IL SUFFIT ALORS DE CONFIGURER L'ARCHITECTURE CIBLE SELON CETTE STRUCTURE
Author: A.E.K. Sahraoui
Publisher: Elsevier
ISBN: 1483296849
Category : Technology & Engineering
Languages : en
Pages : 186
Get Book Here
Book Description
The series of IFAC Workshops on distributed computer control systems (DCCS) provide the opportunity for leading researchers and practitioners in the field to discuss and evaluate recent advances and current issues in theory, applications and technology of DCCS. DCCS'95, the 13th IFAC workshop in the series was held in Toulouse-Blagnac, France. The topics covered at this meeting included: the role of real-time in DCCS specifications; scheduling methods for DCCS; real-time distributed operating systems and databases and industrial applications and experience with DCSS.
Author: Euromicro. Conference
Publisher: Institute of Electrical & Electronics Engineers(IEEE)
ISBN:
Category : Computers
Languages : en
Pages : 748
Get Book Here
Book Description
Euromicro 94 has the theme "System Architecture and Integration." The proceedings contain two keynote speeches (The Design of Fault-Tolerant Real-Time Systems by H. Kopetz, and "A Theory of Engineering Design" by C.A.R. Hoare) and 87 technical papers in sessions including design and optimization, database retrieval techniques, mapping to parallel systems, VLSI high-level synthesis, object-oriented techniques, VLSI testing and testability, special architectures, protocols, tools for VLSI design, specification and design, dedicated devices, expert and knowledge-based systems, parallel architectures, application of mathematical models, using distributed systems, neural nets, FSM synthesis, and fault tolerance in parallel systems. No index. Annotation copyright by Book News, Inc., Portland, OR.
Author: Ahmed Feki
Publisher:
ISBN:
Category :
Languages : fr
Pages : 160
Get Book Here
Book Description
CETTE THESE DECRIT LA CONCEPTION D'UNE ARCHITECTURE MODULAIRE, RECONFIGURABLE DEDIEE AU TRAITEMENT D'UN FLOT CONTINU DE DONNEES EN TEMPS REEL. LA METHODOLOGIE DE CONCEPTION D'UNE ARCHITECTURE ADAPTEE FAIT L'OBJET DU PREMIER CHAPITRE. CETTE METHODOLOGIE PASSE PAR UNE MODELISATION QUI TIENT COMPTE A LA FOIS DES SPECIFICATIONS DE LA CLASSE DES APPLICATIONS VISEES ET DES DIFFICULTES RENCONTREES LORS DE LA REALISATION DES SYSTEMES TEMPS REELS. LES ELEMENTS DE BASE DE L'ARCHITECTURE GENERIQUE SONT DECRITS DANS LE CHAPITRE DEUX. C'EST UNE ARCHITECTURE MODULAIRE RECONFIGURABLE DONT LE SYSTEME DE COMMUNICATION ASYNCHRONE PERMET UN RECOUVREMENT ENTRE LES TRAITEMENTS ET LES TRANSFERTS. L'ETUDE DU SYSTEME OPERATOIRE EST PRESENTEE DANS LE CHAPITRE TROIS. C'EST UN SYSTEME DISTRIBUE, LA GESTION ET LE CONTROLE ETANT REPARTIS SUR LES DIFFERENTS ELEMENTS DE L'ARCHITECTURE. DANS LE DERNIER CHAPITRE NOUS PRESENTONS, L'ASSEMBLAGE ET LE CONTROLE D'UNE MACHINE DEDIEE POUVANT SUPPORTER UNE OU PLUSIEURS APPLICATIONS AINSI QUE LA DISTRIBUTION DES APPLICATIONS SUR CETTE MACHINE
Author: Jean-Bernard Choquel
Publisher:
ISBN:
Category :
Languages : fr
Pages : 253
Get Book Here
Book Description
Dans le cadre de l'etude de la conception d'une machine de traitement temps reel de la representation surfacique d'objets en trois dimensions, nous avons mis au point une methodologie d'adequation algorithme architecture qui fait le lien entre les algorithmes valides sous forme logicielle et l'architecture de traitement temps reel parallelisee, realisable sous forme d'un circuit vlsi. Apres avoir rappele la description de la chaine de representation tridimensionnelle et decrit l'evolution des processeurs vers des structures paralleles, nous montrons comment il est necessaire de s'imposer le concept flot de donnees dans lequel le parallelisme est implicite. Nous appliquons le concept flot de donnees au traitement temps reel de la representation d'objets en 3d en etablissant le lien entre le langage synchrone signal et la description des circuits a l'aide de vhdl, ce qui constitue une des originalites de notre travail. Ce travail debouche sur une proposition d'evolution du langage signal, la conception possible d'un editeur graphique et la methode de realisation du processus de representation 3d en temps reel. L'ensemble de la methodologie est experimente et valide par des simulations sur des exemples de fonctions de la chaine de representation 3d utilisant une logique a multiplexage.
Author: François Duhem (auteur d'une thèse intitulée Méthodologie de conception d'architectures reconfigurables dynamiquement pour des applications temps-réel)
Publisher:
ISBN:
Category :
Languages : fr
Pages : 116
Get Book Here
Book Description
La reconfiguration dynamique des FPGA, malgré des caractéristiques intéressantes, peine à s’installer dans l’industrie principalement pour deux raisons. Tout d’abord, les performances du contrôleur natif développé par Xilinx sont faibles et pourront résulter en un rapport entre le temps de reconfiguration et la période de la tâche trop importante pour une implémentation dynamique. Ensuite, le développement d’une application reconfigurable dynamiquement demande un effort plus conséquent, notamment concernant l’ordonnancement des tâches. Il est en effet impossible d’évaluer une architecture et/ou un algorithme d’ordonnancement pour vérifier si l’application respectera bien ses contraintes de temps avant la phase d’implémentation. Cette thèse s’inscrit dans ce contexte et propose des solutions aux problématiques énoncées précédemment. Dans un premier temps, nous présenterons FaRM, un contrôleur de reconfiguration dynamique capable d’atteindre les limites théoriques de la technologie grâce à un algorithme de compression efficient et une architecture optimisée. Ensuite, nous présenterons RecoSim, un simulateur d’architectures reconfigurables en SystemC modélisant à un haut niveau d’abstraction un tel système. Basé sur un modèle de coût du temps de reconfiguration avec FaRM, RecoSim permet notamment le développement et l’évaluation d’algorithmes d’ordonnancement, qui sont des éléments clés des architectures temps-réel. Finalement, nous montrerons comment ces premières contributions sont utilisées au sein de FoRTReSS, un flot d’exploration d’architectures intégré avec les outils de développement Xilinx. Ces travaux ont été effectués dans le cadre du projet ANR ARDMAHN.
Author: FERNANDO.. ROSA DO NASCIMENTO
Publisher:
ISBN:
Category :
Languages : fr
Pages : 161
Get Book Here
Book Description
LES PROGRES DE LA TECHNOLOGIE AUGMENTENT LA COMPLEXITE DES CIRCUITS INTEGRES, RENDANT AINSI POSSIBLE L'INTEGRATION DE SYSTEMES COMPLETS SUR UNE SEULE PUCE. UNE APPLICATION DE CETTE NOUVELLE TECHNOLOGIE EST LA REALISATION DE MACHINES PARALLELES POUR LE TRAITEMENT DES IMAGES (SYSTEMES DE VISIO-CONFERENCES, CALCULATEURS ET TELEVISION HAUTE DEFINITION). CE SONT DES APPLICATIONS QU'AUCUN PROCESSEUR SEQUENTIEL NE PEUT REALISER EN TEMPS REEL, ET QUI SONT BIEN ADAPTEES A DES MACHINES SYSTOLIQUES OU SIMD. CEPENDANT, LES OUTILS ET LES METHODOLOGIES ACTUELLEMENT UTILISEES POUR CONCEVOIR DES CIRCUITS INTEGRES NE PEUVENT PAS ETRE DIRECTEMENT TRANSPOSES POUR LA CONCEPTION D'ARCHITECTURES PARALLELES. CETTE THESE EXPLORE LES PROBLEMES METHODOLOGIQUES POUR LA CONCEPTION DES ARCHITECTURES PARALLELES VLSI, SUR LA BASE D'UNE ETUDE DE CAS. APRES UNE DESCRIPTION DE L'ETAT COURANT DES METHODES DE CONCEPTION DES ARCHITECTURES VLSI, ON DECRIT UNE APPROCHE METHODOLOGIQUE PAR ATELIER, ET ON S'INTERESSE EN DETAIL A PLUSIEURS PROBLEMES QUI SE POSENT: LA CONCEPTION D'ARCHITECTURES PARALLELES A PARTIR DE SPECIFICATIONS DE HAUT NIVEAU, LA SIMULATION DE TELLES ARCHITECTURES, ET L'UTILISATION D'OUTILS DE SYNTHESE POUR LEUR DERIVATION AUTOMATIQUE. NOUS CONSIDERONS L'EXEMPLE D'UN ALGORITHME D'ESTIMATION DE MOUVEMENT PAR COMPARAISON DE BLOCS POUR LA COMPRESSION D'IMAGE, ET NOUS PRESENTONS PLUSIEURS ARCHITECTURES PARALLELES POUR CET ALGORITHME. ENSUITE, NOUS PROPOSONS UNE METHODOLOGIE NOUVELLE POUR DECRIRE ET SIMULER DES ARCHITECTURES PARALLELES A PARTIR D'UNE LIBRAIRIE DE CELLULES DEFINIES AVEC LE LANGAGE SIGNAL. UN MODELE SIGNAL EST PROPOSE, SELON LES CARACTERISTIQUES DU TYPE DE L'HORLOGE, DU TYPE DES SIGNAUX, ET DU STYLE DE COMMUNICATION ENTRE LES CELLULES. ON PRESENTE LA CONCEPTION DE L'ALGORITHME DE COMPARAISON DE BLOCS AVEC CETTE METHODE. ENFIN, ON EXPLORE L'UTILISATION DU LANGAGE ALPHA POUR LA DERIVATION D'ARCHITECTURES PARALLELES. ALPHA EST UN LANGAGE FONDE SUR LES EQUATIONS RECURRENTES QUI PEUT ETRE UTILISE POUR DECRIRE UNE LARGE CLASSE D'ALGORITHMES D'UNE FACON MATHEMATIQUEMENT COHERENTE. NOUS PROPOSONS DES OUTILS POUR AIDER LA CONCEPTION ET LA SYNTHESE D'ARCHITECTURES REGULIERES: UN ANALYSEUR STATIQUE ET UN OUTIL POUR VISUALISER LES DOMAINES DES VARIABLES
Author: Olivier Sentieys
Publisher:
ISBN:
Category :
Languages : fr
Pages : 224
Get Book Here
Book Description
LA COMPLEXITE TOUJOURS CROISSANTE DES ALGORITHMES DE TRAITEMENT DU SIGNAL ET D'IMAGES OBLIGE LE CONCEPTEUR DE SYSTEMES NUMERIQUES A CONSIDERER UNE NOUVELLE METHODE DE TRAVAIL, SURTOUT DEPUIS L'UTILISATION DU PARALLELISME POUR REPONDRE AUX CONTRAINTES DE TEMPS REEL. LA MATERIALISATION AUTOMATIQUE D'UN COMPOSANT OU D'UN SYSTEME EST SUPPORTEE PAR DEUX FAMILLES D'OUTILS DE CAO EN ARCHITECTURE: L'AIDE A LA CONCEPTION ET LA SYNTHESE. NOUS ETUDIONS ICI DEUX VOIES COMPLEMENTAIRES QUI ADOPTENT UNE APPROCHE METHODOLOGIQUE DE LA CONCEPTION DES ARCHITECTURES PARALLELES ET QUI REPONDENT AUX PROBLEMES CONTRADICTOIRES DE TEMPS DE CALCUL IMPOSE ET DE MINIMISATION DE COUT. NOUS DEFINISSONS UNE METHODE D'ANALYSE DES SYSTEMES MULTIPROCESSEURS (MIMD A MEMOIRE DISTRIBUEE) PERMETTANT DE PREVOIR L'EFFICACITE ET LE TEMPS DE CALCUL DE L'IMPLEMENTATION D'UN ALGORITHME PARALLELISE PAR PARTAGE DE DONNEES. CETTE METHODOLOGIE EST BASEE SUR UNE MODELISATION FINE DE L'ARCHITECTURE (PROCESSEUR, RESEAU) ET DU COMPORTEMENT DE L'ALGORITHME. CES MODELES TIENNENT COMPTE DES PERFORMANCES DES UNITES FONCTIONNELLES DU PROCESSEUR ELEMENTAIRE ET PERMETTENT D'OBTENIR DES ERREURS DE PREVISIONS TRES FAIBLES. NOUS ETUDIONS EGALEMENT LE CAS DE LA SYNTHESE D'ARCHITECTURES DEDIEES AU TRAITEMENT DU SIGNAL SOUS CONTRAINTES DE TEMPS REEL. LES TRAITEMENTS A REALISER SONT DECRITS A L'AIDE D'UN LANGAGE DE HAUT NIVEAU ET SONT IMPLEMENTES A PARTIR D'UNE BIBLIOTHEQUE FORMELLE D'OPERATEURS. LA SYNTHESE ABOUTIT A LA GENERATION D'UNE ARCHITECTURE A CONTROLE PIPELINE QUI SUIT UN MODELE DE CUR DE PROCESSEUR DE TRAITEMENT DU SIGNAL. CETTE ARCHITECTURE EST DECRITE POUR S'INTERFACER AVEC DES OUTILS DE SYNTHESE LOGIQUE EN VUE DE SON INTEGRATION DANS UN ASIC. ENFIN NOUS ETUDIONS LA CONCEPTION D'ARCHITECTURES HETEROGENES DEDIEES EN ASSOCIANT LA FLEXIBILITE DES SYSTEMES MULTIPROCESSEURS ET LA RAPIDITE DE CALCUL D'UN ASIC. LA DEFINITION DES DEUX METHODES DE CONCEPTION PRECEDENTES PERMET D'ABOUTIR A UNE MODELISATION DE CE TYPE DE MACHINE ET A UNE ETUDE PREVISIONNELLE DE SON COMPORTEMENT VIS-A-VIS D'UNE APPLICATION, AFIN D'OPTIMISER L'ADEQUATION ENTRE L'ALGORITHME ET L'ARCHITECTURE SOUS CONTRAINTES DE TEMPS REEL ET DE COUT MINIMUM
Author: LAURENT.. RIOUX
Publisher:
ISBN:
Category :
Languages : fr
Pages : 208
Get Book Here
Book Description
CETTE THESE CONTRIBUE A LA PROGRAMMATION ET AU CONTROLE DE L'EXECUTION D'APPLICATIONS TEMPS REEL ORIENTEES OBJET. L'UTILISATION D'OBJETS TEMPS REEL EST PARTICULIEREMENT INTERESSANTE POUR LA PROGRAMMATION DES APPLICATIONS TEMPS REEL ORIENTEES OBJET, CAR CE MODELE PERMET D'INTRODUIRE LA CONCURRENCE EN CONSERVANT LES PROPRIETES D'ENCAPSULATION, DE LA MODULARITE ET DE REUTILISABILITE, TOUT EN PRENANT EN COMPTE LES CONTRAINTES TEMPS REEL DE L'APPLICATION. L'UNE DES QUALITES ESSENTIELLES DE CETTE APPROCHE EST QU'ELLE PERMET LA SPECIFICATION DU PARALLELISME ET DES CONTRAINTES TEMPS REEL DIRECTEMENT AU NIVEAU DU MODELE ET LEUR MISE EN UVRE AUTOMATIQUE DANS L'APPLICATION. UN SYSTEME D'ANNOTATION DE C++ A ETE AINSI DEFINI QUI PERMET DE DECRIRE DANS LE SOURCE (OU LE MODELE) D'UNE APPLICATION SES SPECIFICATIONS TEMPS REEL. IL FOURNIRA AU SUPPORT D'EXECUTION LES DIFFERENTES INFORMATIONS QUI LUI PERMETTRONT DE LA CONTROLER AU MIEUX. AVEC CETTE APPROCHE DU MULTITACHE, NOUS DISTINGUERONS TROIS NIVEAUX DE CONTROLE : UN CONTROLE D'ETAT (DEFINISSANT SA CAPACITE A EFFECTUER UNE OPERATION), UN CONTROLE DE CONCURRENCE (ASSURANT LE MAINTIENT DE LA COHERENCE DES VALEURS DES ATTRIBUTS DE L'OBJET) ET UN CONTROLE D'ORDONNANCEMENT (EFFECTUANT L'ALLOCATION DES RESSOURCES PROCESSEURS EN FONCTION DES CONTRAINTES). L'ARCHITECTURE DE CONTROLE PROPOSEE, NOMMEE OROS, PERMET D'EFFECTUER LE CONTROLE DYNAMIQUE D'UNE APPLICATION EN PRENANT EN COMPTE CES DIFFERENTS TYPES DE CONTRAINTES. POUR PROFITER DU PARALLELISME DES NOUVELLES MACHINES, CETTE ARCHITECTURE MET L'ACCENT SUR LE PARALLELISME D'EXECUTION MAIS AUSSI DE CONTROLE. L'ARCHITECTURE OROS GERE AINSI L'ACCES AUX ATTRIBUTS DE CHAQUE OBJET DE MANIERE INDIVIDUELLE PERMETTANT AINSI DE PARALLELISER DES TRAITEMENTS QUI N'ACCEDENT PAS AUX MEMES DONNEES. CETTE ARCHITECTURE N'UTILISE QUE DES PRIMITIVES COMMUNES A L'ENSEMBLE DES SYSTEMES D'EXPLOITATION TEMPS REEL DU COMMERCE, CE QUI PERMET D'ASSURER LA FAISABILITE ET LA PORTABILITE.
