Architectures reconfigurables dynamiquement dediees aux traitements en temps reel des signaux video PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Architectures reconfigurables dynamiquement dediees aux traitements en temps reel des signaux video PDF full book. Access full book title Architectures reconfigurables dynamiquement dediees aux traitements en temps reel des signaux video by Hassane Guermoud. Download full books in PDF and EPUB format.
Author: Hassane Guermoud
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Author: Hassane Guermoud
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Author: Hassane Guermoud
Publisher:
ISBN:
Category :
Languages : fr
Pages : 130
Get Book Here
Book Description
Depuis quelques années les systèmes de vision à base de circuits reconfigurables FPGA s'imposent comme une solution intermédiaire entre les systèmes à processeurs et les systèmes à circuits dédiés ASIC. La reconfigurabilité des circuits FPGA-SRAM est devenue un atout incontournable pour le développement de plusieurs applications avec le même support matériel. Pour ce travail nous nous sommes plus particulièrement intéressés à la reconfiguration dynamique (RD) de ces circuits. Ce mode de configuration se traduit par un changement rapide de leur structure interne pendant l'exécution des traitements. De nouvelles règles de conception sont alors définies, notamment la décomposition des algorithmes que l'on souhaite implanter sous forme de modules exclusifs au niveau tâche. Ceux-ci possèdent donc la particularité de s'exécuter en cascade indépendamment les uns des autres. Le domaine du traitement d'images bas niveau en temps réel se décompose aisément en un ensemble d'opérateurs chaînés. Cependant, l'utilisation de la RD dans ce domaine, nous impose impérativement le respect du temps réel vidéo et la prise en compte du temps de reconfiguration des circuits FPGA-SRAM. En aucun cas cette dernière contrainte ne doit entraver ou ralentir la vitesse des traitements. De ce fait, nous avons développé deux architectures à reconfiguration dynamique dont les propositions techniques ont été détaillées. Elles sont basées sur la désynchronisation du flot vidéo et du flot de traitement. Par ailleurs nous proposons un critère permettant d'évaluer et de comparer d'une part les deux architectures entre elles et d'autre part l'architecture à RD avec un système classique n'utilisant pas ce mode de reconfiguration. Afin de valider le concept, nous avons choisi un ensemble d'opérateurs de traitements d'images bas niveau en vue de les implanter sur le module à reconfiguration dynamique (MOD_ARD) développé au laboratoire (LIEN).
Author: Michel Robert
Publisher: Springer
ISBN: 0387355979
Category : Technology & Engineering
Languages : en
Pages : 489
Get Book Here
Book Description
The 11 th IFIP International Conference on Very Large Scale Integration, in Montpellier, France, December 3-5,2001, was a great success. The main focus was about IP Cores, Circuits and System Designs & Applications as well as SOC Design Methods and CAD. This book contains the best papers (39 among 70) that have been presented during the conference. Those papers deal with all aspects of importance for the design of the current and future integrated systems. System on Chip (SOC) design is today a big challenge for designers, as a SOC may contain very different blocks, such as microcontrollers, DSPs, memories including embedded DRAM, analog, FPGA, RF front-ends for wireless communications and integrated sensors. The complete design of such chips, in very deep submicron technologies down to 0.13 mm, with several hundreds of millions of transistors, supplied at less than 1 Volt, is a very challenging task if design, verification, debug and industrial test are considered. The microelectronic revolution is fascinating; 55 years ago, in late 1947, the transistor was invented, and everybody knows that it was by William Shockley, John Bardeen and Walter H. Brattein, Bell Telephone Laboratories, which received the Nobel Prize in Physics in 1956. Probably, everybody thinks that it was recognized immediately as a major invention.
Author: Jose Rolim
Publisher: Springer
ISBN: 3540455914
Category : Computers
Languages : en
Pages : 667
Get Book Here
Book Description
This volume contains the proceedings from the workshops held in conjunction with the IEEE International Parallel and Distributed Processing Symposium, IPDPS 2000, on 1-5 May 2000 in Cancun, Mexico. The workshopsprovidea forum for bringing together researchers,practiti- ers, and designers from various backgrounds to discuss the state of the art in parallelism.Theyfocusondi erentaspectsofparallelism,fromruntimesystems to formal methods, from optics to irregular problems, from biology to networks of personal computers, from embedded systems to programming environments; the following workshops are represented in this volume: { Workshop on Personal Computer Based Networks of Workstations { Workshop on Advances in Parallel and Distributed Computational Models { Workshop on Par. and Dist. Comp. in Image, Video, and Multimedia { Workshop on High-Level Parallel Prog. Models and Supportive Env. { Workshop on High Performance Data Mining { Workshop on Solving Irregularly Structured Problems in Parallel { Workshop on Java for Parallel and Distributed Computing { WorkshoponBiologicallyInspiredSolutionsto ParallelProcessingProblems { Workshop on Parallel and Distributed Real-Time Systems { Workshop on Embedded HPC Systems and Applications { Recon gurable Architectures Workshop { Workshop on Formal Methods for Parallel Programming { Workshop on Optics and Computer Science { Workshop on Run-Time Systems for Parallel Programming { Workshop on Fault-Tolerant Parallel and Distributed Systems All papers published in the workshops proceedings were selected by the p- gram committee on the basis of referee reports. Each paper was reviewed by independent referees who judged the papers for originality, quality, and cons- tency with the themes of the workshops.
Author:
Publisher:
ISBN:
Category : Microelectronics
Languages : en
Pages : 346
Get Book Here
Book Description
Author: RIAD.. BOURGUIBA
Publisher:
ISBN:
Category :
Languages : fr
Pages : 250
Get Book Here
Book Description
LE TRAITEMENT DES IMAGES EN TEMPS REEL EST UNE DISCIPLINE TRES GOURMANDE EN PUISSANCE DE CALCUL, QUI EN GENERAL NE PEUT ETRE MISE EN UVRE QUE PAR DES MACHINES DEDIEES QUI REPOSENT SUR DEUX TECHNOLOGIES. D'UN COTE, ON TROUVE LES ASIC QUI OFFRENT DES SOLUTIONS SPECIALISEES, COMPACTES ET PERFORMANTES, MAIS TRES RIGIDES. DE L'AUTRE, ON TROUVE LES MICROPROCESSEURS QUI APPORTENT LA SOUPLESSE DE LA PROGRAMMATION CLASSIQUE, MAIS QUI DOIVENT ETRE AGENCES EN UN RESEAU ET TRAVAILLER EN PARALLELE POUR ATTEINDRE L'OBJECTIF TEMPS REEL, AVEC LES DIFFICULTES TECHNIQUES QUE CELA SUPPOSE. DEPUIS UNE DIZAINE D'ANNEES, UNE AUTRE TECHNOLOGIE TENTE DE S'INSTALLER : CELLE DES FPGA. CES DERNIERS OFFRENT DES PERFORMANCES D'UN MEME ORDRE DE GRANDEUR QUE LES ASIC, POUR UNE CONSOMMATION TRES RAISONNABLE. EN OUTRE, ILS PEUVENT ETRE REPROGRAMMES, CE QUI EN FAIT DES CANDIDATS INDIQUES POUR LE PROTOTYPAGE. AVEC LE TEMPS, ILS ONT VU LEURS PERFORMANCES S'ACCROITRE (100 MHZ) ET LEURS CAPACITES AUGMENTER (500 000 PORTES LOGIQUES ELEMENTAIRES), MAIS ILS RESTENT LARGEMENT SOUS-UTILISES. CETTE THESE MET EN EVIDENCE CETTE SOUS-EXPLOITATION ET EVALUE LA RECONFIGURATION DYNAMIQUE EN TANT QUE SOLUTION. CETTE TECHNIQUE CONSISTE EN L'ACCELERATION DES CALCULS, AFIN DE LIBERER DU TEMPS POUR RECONFIGURER LE COMPOSANT ET EFFECTUER D'AUTRES TRAITEMENTS. LES AMELIORATIONS ATTENDUES SONT DE DEUX TYPES : PLUS DE PUISSANCE DE CALCUL ET PLUS DE SOUPLESSE DU FAIT DU CHOIX DES OPERATEURS A CHARGER DANS LE CIRCUIT. LE DOMAINE D'APPLICATION CHOISIT, LA SEGMENTATION DES IMAGES, PROFITE DE L'EXPERIENCE ACCUMULEE PAR LES MEMBRES D'ETIS (EQUIPE DE TRAITEMENT DES IMAGES ET DU SIGNAL) AU FIL DES ANNEES. DE PLUS, IL N'EST PAS RESTRICTIF, CAR LA RECONFIGURATION DYNAMIQUE PEUT EGALEMENT PROFITER A D'AUTRES CLASSES D'APPLICATIONS. SON ETUDE, ASSOCIEE A CELLE DES ALGORITHMES, A PERMIS D'ETABLIR DEUX CHAINES DE TRAITEMENT ET DE DEFINIR UNE ARCHITECTURE MATERIELLE GENERIQUE, ARDOISE, SUR LAQUELLE ONT ETE IMPLANTEES DEUX APPLICATIONS.
Author: Nassima Boudouani
Publisher:
ISBN:
Category :
Languages : fr
Pages : 388
Get Book Here
Book Description
Le travail effectué dans cette thèse concerne l'implantation temps réel d'opérateurs de détection et d'estimation de mouvement sur FPGA reconfigurables dynamiquement. Le détecteur de mouvement que nous avons étudié est basé sur les champs de Markov ; il présente un grain de calcul variable et son caractère récursif a longtemps constitué un frein à son implantation temps réel. Nous avons proposé des solutions pour rompre cette récursion et avons suggéré deux types d'implantations sur architectures reconfigurables à grain fin : l'une dynamique évaluée sur le FPGA AT40K40 d'Atmel et l'autre statique implantée sur les FPGA XC4000 et Virtex de Xilinx. Nous avons pour chacune de ces solutions détaillé l'organisation et la gestion des données en mémoire. Les estimateurs de mouvement que nous avons abordés sont basés sur la méthode d'appariement de blocs. La difficulté de l'implantation temps réel de l'estimateur de mouvement à recherche exhaustive provient principalement de la grande quantité de données à traiter ; nous avons évalué différentes solutions visant à réduire le nombre d'opérations à faire ou le nombre de données à traiter, et avons montré la faisabilité de leurs implantations temps réel sur des circuits reconfigurables à grain fin de type AT40K40. Pour l'ensemble des algorithmes étudiés, nous avons proposé un découpage en configurations prenant en compte des contraintes liées aux ressources de calcul disponibles, au taux de parallélisme possible, à la bande passante mémoire, et aux dépendances de données entre configurations successives. Ces opérateurs viennent enrichir la bibliothèque d'IP en cours de construction pour le projet Ardoise (Architecture reconfigurable dynamiquement orientée image et signal embarquée) et peuvent s'utiliser comme éléments de base pour d'autres applications comme la compression vidéo.
Author: François Duhem (auteur d'une thèse intitulée Méthodologie de conception d'architectures reconfigurables dynamiquement pour des applications temps-réel)
Publisher:
ISBN:
Category :
Languages : fr
Pages : 116
Get Book Here
Book Description
La reconfiguration dynamique des FPGA, malgré des caractéristiques intéressantes, peine à s’installer dans l’industrie principalement pour deux raisons. Tout d’abord, les performances du contrôleur natif développé par Xilinx sont faibles et pourront résulter en un rapport entre le temps de reconfiguration et la période de la tâche trop importante pour une implémentation dynamique. Ensuite, le développement d’une application reconfigurable dynamiquement demande un effort plus conséquent, notamment concernant l’ordonnancement des tâches. Il est en effet impossible d’évaluer une architecture et/ou un algorithme d’ordonnancement pour vérifier si l’application respectera bien ses contraintes de temps avant la phase d’implémentation. Cette thèse s’inscrit dans ce contexte et propose des solutions aux problématiques énoncées précédemment. Dans un premier temps, nous présenterons FaRM, un contrôleur de reconfiguration dynamique capable d’atteindre les limites théoriques de la technologie grâce à un algorithme de compression efficient et une architecture optimisée. Ensuite, nous présenterons RecoSim, un simulateur d’architectures reconfigurables en SystemC modélisant à un haut niveau d’abstraction un tel système. Basé sur un modèle de coût du temps de reconfiguration avec FaRM, RecoSim permet notamment le développement et l’évaluation d’algorithmes d’ordonnancement, qui sont des éléments clés des architectures temps-réel. Finalement, nous montrerons comment ces premières contributions sont utilisées au sein de FoRTReSS, un flot d’exploration d’architectures intégré avec les outils de développement Xilinx. Ces travaux ont été effectués dans le cadre du projet ANR ARDMAHN.
Author: Abdessalem Ben Abdelali
Publisher:
ISBN:
Category :
Languages : fr
Pages : 53
Get Book Here
Book Description
Cette thèse constitue une contribution à l’étude de l’indexation automatique de la vidéo par le contenu en vue de la conception d’architectures matérielles dédiées à ce type d’application multimédia. L’indexation de la vidéo par le contenu présente un domaine de grande importance et qui est sans cesse en développement pour différents types d’applications telles que l’Internet, la TV interactive, les supports vidéo portables (PVR) et les applications de sécurité. L’étude proposée est effectuée à travers des exemples concrets de techniques d’analyse du contenu AV pour l’indexation de la vidéo et selon différents aspects applicatifs, technologiques et méthodologiques. Elle s’inscrit dans le cadre de la conception d’architectures matérielles dédiées et de l’exploitation des nouvelles technologies de systèmes embarqués pour les applications multimédia récentes. Un intérêt particulier est consacré à la technologie reconfigurable et aux nouvelles possibilités et moyens d’utilisation des circuits FPGA. La première phase de cette thèse a été consacrée à l’étude du domaine de l’indexation automatique de la vidéo par le contenu. Il s’agit de l’étude des caractéristiques et des nouveaux besoins des systèmes d’indexation au travers des approches et des techniques actuellement utilisées ainsi que les champs d’application des nouvelles générations de ces systèmes. Ceci afin de montrer l’intérêt d’avoir recours à de nouvelles architectures et à de nouvelles solutions technologiques permettant de supporter les exigences de ce domaine. La deuxième phase de ce travail a été réservée à la validation et à l’optimisation d’un ensemble de descripteurs visuels de la norme MPEG-7 pour la segmentation temporelle de la vidéo. Ceci constitue une étude de cas par l’étude d’un exemple important de techniques d’analyse du contenu AV utilisées dans une grande diversité d’applications. L’étude proposée constitue également une étape de préparation à l’implémentation matérielle de ces techniques dans le contexte de conception d’accélérateurs matériels pour l’indexation automatique de la vidéo par le contenu en temps réel. Dans ce cadre différentes transformations algorithmiques ont été proposées dans le but d’assurer une meilleure Adéquation Algorithme Architecture (AAA) et d’améliorer les performances des algorithmes étudiés. La troisième phase de ce travail a été consacrée à l’étude de la conception d’opérateurs matériels dédiés pour les techniques d’analyse du contenu AV ainsi qu’à l’étude de l’exploitation des nouvelles technologies des systèmes reconfigurables pour la mise en œuvre de SORC pour l’indexation automatique de la vidéo. Plusieurs architectures matérielles ont été proposées pour les descripteurs étudiés et différents concepts liés à l’exploitation de la technologie reconfigurable et les SORC ont été explorés (méthodologies et outils associés pour la conception de tels systèmes sur puce, technologie et méthodes pour la reconfiguration dynamique et partielle, plateformes matérielles à base d’FPGA, structure d’un SORC pour l’indexation de la vidéo par le contenu, etc.).
Author: Éric Dabellani
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Malgré des avantages certains en terme d'adaptabilité et en gain de surface, la reconfiguration dynamique sur FPGA a du mal à être utilisée dans l'industrie. Le manque de moyens et de méthodes d'évaluation d'une telle architecture en est la cause majeure. Pire, aucun outil officiel ne permet aux développeurs de déterminer facilement un ordonnancement de la reconfiguration adapté pour une architecture donnée. Cette thèse s'inscrit dans ce contexte et propose une méthodologie de modélisation SystemC d'architectures reconfigurables dynamiquement. Cet outil d'aide à la conception permet de faire gagner un temps considérable lors de la phase de conception en fournissant une première estimation des performances et des ressources nécessaires au développement de l'architecture. Il permet également le développement et la validation de scénarios d'ordonnancement de la reconfiguration, tout en respectant les contraintes temps réel liées à l'application. Afin de valider notre modèle sur une application réelle, des IP de transcodage vidéo ont été développées et seront détaillées. Cette application consiste en la réalisation d'un transcodeur H.264/MPEG-2, rendu auto-adaptable grâce à l'utilisation de la reconfiguration dynamique. Ces travaux ont été menés dans le cadre du projet ARDMAHN financé par l'Agence Nationale de la Recherche portant la référence ANR-09-SEGI-001.
