Etude, applications et améliorations de la technique LVI sur les défauts rencontrés dans les technologies CMOS avancées 45nm et inférieur PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Etude, applications et améliorations de la technique LVI sur les défauts rencontrés dans les technologies CMOS avancées 45nm et inférieur PDF full book. Access full book title Etude, applications et améliorations de la technique LVI sur les défauts rencontrés dans les technologies CMOS avancées 45nm et inférieur by Guillaume Celi. Download full books in PDF and EPUB format.
Author: Guillaume Celi
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
L'analyse de défaillances joue un rôle important dans l'amélioration des performances et de la fabrication des circuits intégrés. Des défaillances peuvent intervenir à tout moment dans la chaîne d'un produit, que ce soit au niveau conception, durant la qualification du produit, lors de la production, ou encore lors de son utilisation. Il est donc important d'étudier ces défauts dans le but d'améliorer la fiabilité des produits. De plus, avec l'augmentation de la densité et de la complexité des puces, il est de plus en plus difficile de localiser les défauts, et ce malgré l'amélioration des techniques d'analyses. Ce travail de thèse s'inscrit dans ce contexte et vise à étudier et développer une nouvelle technique d'analyse de défaillance basée sur l'étude de l'onde laser réfléchie le "Laser Voltage Imaging" (LVI) pour l'analyse de défaillance des technologies ultimes (inférieur à 45nm).
Author: Guillaume Celi
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
L'analyse de défaillances joue un rôle important dans l'amélioration des performances et de la fabrication des circuits intégrés. Des défaillances peuvent intervenir à tout moment dans la chaîne d'un produit, que ce soit au niveau conception, durant la qualification du produit, lors de la production, ou encore lors de son utilisation. Il est donc important d'étudier ces défauts dans le but d'améliorer la fiabilité des produits. De plus, avec l'augmentation de la densité et de la complexité des puces, il est de plus en plus difficile de localiser les défauts, et ce malgré l'amélioration des techniques d'analyses. Ce travail de thèse s'inscrit dans ce contexte et vise à étudier et développer une nouvelle technique d'analyse de défaillance basée sur l'étude de l'onde laser réfléchie le "Laser Voltage Imaging" (LVI) pour l'analyse de défaillance des technologies ultimes (inférieur à 45nm).
Author: Élodie Ebrard
Publisher:
ISBN:
Category :
Languages : fr
Pages : 155
Get Book Here
Book Description
De très nombreuses applications industrielles nécessitent de la mémoire non volatile programmable électriquement une seule fois et noneffaçable (OTP: One Time Programmable). Cette mémoire est indispensable à l'ensemble des circuits sur technologie CMOS avancée pour effectuer les opérations de réparation, d'ajustement de fonctions digitales ou analogiques, de traçabilité et de sécurité. La mémoire OTP doit être compatible avec la technologie CMOS standard pour des raisons de coût. De plus, les conditions de programmation de cette mémoire doivent répondre à des exigences de consommation et de rapidité. Le cahier des charges qui regroupe toutes ces exigences est donc contraignant et l'étude de la littérature montrera aucune solution de points mémoires n'y répond de manière satisfaisante. Le travail de cette thèse se base sur une structure composée d'un condensateur en série avec un transistor de sélection. La solution de la structure du point mémoire finalement retenue est tout d'abord comparée avec l'état de l'art et discutée. Le transistor de sélection y est ainsi notamment remplacé par un montage dit \textit{cascode}. Ce type de mémoire OTP emploie une tension de programmation élevée que les études de fiabilité fournies par la littérature ne couvrent pas. Une analyse de sensibilité de tous les paramètres du point mémoire est donc ensuite menée, afin d'aboutir à son optimisation ver un meilleur compromis densité/performances/fiabilité. Elle s'appuie sur la caractérisation de nombreuses structures de tests réalisées en technologie CMOS 45nm et 32nm et en particulier sur leur étude statistique. L'analyse de la fiabilité du point mémoire permet enfin de dégager une méthode de conception de mémoire. Ce travail de thèse permet donc l'analyse exhaustive d'une cellule mémoire adaptée aux technologies standard CMOS avancées. Il fournit un cahier de recettes vérifié expérimentalement et permettant la conception efficace de mémoires fiables
