Développement et caractérisation de procédés de gravure plasma de T.S.V (Through Silicon Via) pour l'intégration tridimensionnelle de circuits intégrés PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Développement et caractérisation de procédés de gravure plasma de T.S.V (Through Silicon Via) pour l'intégration tridimensionnelle de circuits intégrés PDF full book. Access full book title Développement et caractérisation de procédés de gravure plasma de T.S.V (Through Silicon Via) pour l'intégration tridimensionnelle de circuits intégrés by Sébastien Avertin. Download full books in PDF and EPUB format.
Author: Sébastien Avertin
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Les dictats de la course à la miniaturisation et à l'accroissement des performances suivit par les industriels de la microélectronique, se heurte aujourd'hui aux limites physiques, technologiques et économiques. Une alternative innovante pour dépasser ces inconvénients, réside en l'intégration tridimensionnelle de circuits intégrés. Cette technologie consiste à empiler verticalement différents niveaux de circuits aux fonctionnalités diverses. Elle ouvre la voie à des systèmes multifonctions ou hétérogènes, aux performances électriques bien meilleures que les circuits bidimensionnels existants. L'empilement de ces puces est réalisable par l'intermédiaire de vias traversant nommés « Though Silicon Via » (« TSV »), qui sont obtenus par la succession de différentes étapes technologiques, dont une d'entre elles consiste à réaliser par gravure plasma, des microcavités profondes à travers le silicium. Actuellement deux procédés de gravure plasma sont principalement utilisés pour la conception de « TSV », le procédé Bosch et le procédé cryogénique, avec dans les deux cas des avantages et des inconvénients différents. L'objet de cette thèse s'inscrit dans le développement d'un procédé de gravure plasma innovant et alternatif à ceux actuellement utilisés, afin de limiter leurs inconvénients (rugosité de flancs, manque de contrôle des profils, basse température...). Dans cette logique deux procédés de gravure profonde ont été envisagés, exploitant les chimies de gravure SF6/O2/HBr et SF6/O2/HBr/SiF4. L'ensemble de l'étude vise à une meilleure compréhension des mécanismes de gravure et de passivation des cavités à fort facteur de forme grâce en particulier à l'exploitation des techniques d'analyse de surface par XPS.
Author: Sébastien Avertin
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Les dictats de la course à la miniaturisation et à l'accroissement des performances suivit par les industriels de la microélectronique, se heurte aujourd'hui aux limites physiques, technologiques et économiques. Une alternative innovante pour dépasser ces inconvénients, réside en l'intégration tridimensionnelle de circuits intégrés. Cette technologie consiste à empiler verticalement différents niveaux de circuits aux fonctionnalités diverses. Elle ouvre la voie à des systèmes multifonctions ou hétérogènes, aux performances électriques bien meilleures que les circuits bidimensionnels existants. L'empilement de ces puces est réalisable par l'intermédiaire de vias traversant nommés « Though Silicon Via » (« TSV »), qui sont obtenus par la succession de différentes étapes technologiques, dont une d'entre elles consiste à réaliser par gravure plasma, des microcavités profondes à travers le silicium. Actuellement deux procédés de gravure plasma sont principalement utilisés pour la conception de « TSV », le procédé Bosch et le procédé cryogénique, avec dans les deux cas des avantages et des inconvénients différents. L'objet de cette thèse s'inscrit dans le développement d'un procédé de gravure plasma innovant et alternatif à ceux actuellement utilisés, afin de limiter leurs inconvénients (rugosité de flancs, manque de contrôle des profils, basse température...). Dans cette logique deux procédés de gravure profonde ont été envisagés, exploitant les chimies de gravure SF6/O2/HBr et SF6/O2/HBr/SiF4. L'ensemble de l'étude vise à une meilleure compréhension des mécanismes de gravure et de passivation des cavités à fort facteur de forme grâce en particulier à l'exploitation des techniques d'analyse de surface par XPS.
Author: Maxime Bizouerne
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
L'augmentation des performances des dispositifs de la microélectronique repose encore pour une dizaine d'années sur une miniaturisation des circuits intégrés. Cette miniaturisation s'accompagne inévitablement d'une complexification des architectures et des empilements de matériaux utilisés. Au début de cette thèse, une des voies envisagées pour poursuivre la miniaturisation était de remplacer, dans une architecture finFET, le canal en silicium par un semi-conducteur à plus forte mobilité électronique, tel que l'In0,53Ga0,47As pour les transistors nMOS. Une étape essentielle à maitriser dans la fabrication des transistors finFET à base d'InGaAs est celle de la gravure plasma qui permet d'élaborer l'architecture du canal. En effet, pour assurer un fonctionnement optimal du transitor, il est primordial que les procédés de gravure ne génèrent pas de défauts sur les flancs du canal tels que la création de rugosité ou une perte de stœchiométrie. L'objectif principal de cette thèse est ainsi de réaliser la structuration du canal 3D d'InGaAs par gravure plasma en générant un minimum de défaut sur les flancs. Pour cela, nous avons évalué trois stratégies de gravure. Des premières études ont visé le développement de procédés de gravure en plasmas halogénés à température ambiante (55°C). De tels procédés conduisent à des profils pentus et rugueux du fait de redépôts InClx peu volatils sur les flancs des motifs. Dans un second temps, des procédés de gravure en plasma Cl2/CH4 à haute température (200°C) ont été étudiés et développés. Des motifs anisotropes et moins rugueux ont pu être obtenus, grâce à la volatilité des produits InClx et à la présence d'une passivation des flancs de type SiOx. Enfin, un concept de gravure par couche atomique, qui consiste à alterner deux étapes de procédé au caractère autolimité, a été étudié. Une première étape d'implantation en plasma He/O2 qui permet une modification de l'InGaAs sur une épaisseur définie suivie d'une étape de retrait humide en HF. Pour ces trois stratégies de gravure, une méthodologie permettant de caractériser de manière systématique les défauts engendrés sur les flancs a été mise en place. La spectroscopie Auger a permis d'accéder à la stœchiométrie des flancs tandis que la rugosité a été mesurée par AFM. Les résultats issus de la caractérisation des flancs des motifs gravés ont alors montré la nécessité de mettre en œuvre des procédés de restauration de surface. Un procédé combinant une étape d'oxydation par plasma de la surface d'InGaAs suivi d'un retrait par voie humide de la couche oxydée a ainsi été proposé. Ce traitement permet effectivement de diminuer la rugosité des flancs des motifs mais a accentué un enrichissement en arsenic déjà présent après les procédés de gravure.
Author: Nicolas Posseme
Publisher: Elsevier
ISBN: 0081005903
Category : Technology & Engineering
Languages : en
Pages : 123
Get Book Here
Book Description
This is the first of two books presenting the challenges and future prospects of plasma etching processes for microelectronics, reviewing the past, present and future issues of etching processes in order to improve the understanding of these issues through innovative solutions.This book focuses on back end of line (BEOL) for high performance device realization and presents an overview of all etch challenges for interconnect realization as well as the current etch solutions proposed in the semiconductor industry. The choice of copper/low-k interconnect architecture is one of the keys for integrated circuit performance, process manufacturability and scalability. Today, implementation of porous low-k material is mandatory in order to minimize signal propagation delay in interconnections. In this context, the traditional plasma process issues (plasma-induced damage, dimension and profile control, selectivity) and new emerging challenges (residue formation, dielectric wiggling) are critical points of research in order to control the reliability and reduce defects in interconnects. These issues and potential solutions are illustrated by the authors through different process architectures available in the semiconductor industry (metallic or organic hard mask strategies). - Presents the difficulties encountered for interconnect realization in very large-scale integrated (VLSI) circuits - Focused on plasma-dielectric surface interaction - Helps you further reduce the dielectric constant for the future technological nodes
Author: Régis Bouyssou
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
La miniaturisation des circuits intégrés permet à la fois d'augmenter les performances mais aussi de réduire leur coût. Cependant, cette réduction des dimensions provoque la prépondérance du temps de transit dans les interconnexions devant le temps de commutation des transistors. Ainsi, un matériau diélectrique de plus faible permittivité de type SiOC poreux est intégré malgré une sensibilité plus élevée au plasma de gravure. Ce travail de recherche s'intéresse au développement de procédés plasmas in situ réalisés après la gravure de l'empreinte de la ligne métallique dans le diélectrique poreux. Ces traitements, utilisant des chimies réductrices, oxydantes et à base d'hydrocarbures, ont pour but de 1) limiter la croissance de résidus qui provoquent parfois des pertes de rendement dans! le cas de l'utilisation d'un masque dur métallique et 2) limiter la diffusion de la barrière métallique en TaN/Ta. Cependant, ces traitements (NH3, 02, CH4, H2) ont été optimisés afin de ne pas augmenter la modification induite par l'étape de gravure seule. La caractérisation de la modification induite dans le diélectrique situé sur le fond et les flancs des lignes par les plasmas, été effectuée notamment en développant des techniques de caractérisation spécifiques. Ainsi, l'ensemble des traitements plasma induisent tous une couche modifiée dans le matériau avec des caractéristiques différentes sur le fond et les flancs (composition de surface, épaisseur, perméation...). Le traitement à base de méthane limite la croissance de résidus sans modifier le diélectrique plus que l'étape de gravure. Ce procédé a été implémenté en production par l'entreprise.
Author: A.J. van Roosmalen
Publisher: Springer Science & Business Media
ISBN: 9780306438356
Category : Science
Languages : en
Pages : 260
Get Book Here
Book Description
This book has been written as part of a series of scientific books being published by Plenum Press. The scope of the series is to review a chosen topic in each volume. To supplement this information, the abstracts to the most important references cited in the text are reprinted, thus allowing the reader to find in-depth material without having to refer to many additional publications. This volume is dedicated to the field of dry (plasma) etching, as applied in silicon semiconductor processing. Although a number of books have appeared dealing with this area of physics and chemistry, these all deal with parts of the field. This book is unique in that it gives a compact, yet complete, in-depth overview of fundamentals, systems, processes, tools, and applications of etching with gas plasmas for VLSI. Examples are given throughout the fundamental sections, in order to give the reader a better insight in the meaning and magnitude of the many parameters relevant to dry etching. Electrical engineering concepts are emphasized to explain the pros and cons of reactor concepts and excitation frequency ranges. In the description of practical applications, extensive use is made of cross-referencing between processes and materials, as well as theory and practice. It is thus intended to provide a total model for understanding dry etching. The book has been written such that no previous knowledge of the subject is required. It is intended as a review of all aspects of dry etching for silicon semiconductor processing.
Author: David Fuard
Publisher:
ISBN:
Category :
Languages : fr
Pages : 211
Get Book Here
Book Description
L'accroissement des densités d'intégration dans les circuits intégrés nécessite l'utilisation d'isolants (appelés ±low-Kα) à plus faible constante diélectrique (er) que celle de l'oxyde de silicium (er = 4.4). Dans ce cadre, la gravure plasma d'un nouveau polymère hydrocarboné, le SiLK (er = 2.65), a été étudiée : Le problème technologique majeur rencontré avec ces nouveaux matériaux demeure leur très faible seuil de gravure ionique réactive, qui conduit inévitablement à une forte déformation des profils de gravure (±bowα). Un moyen d'obtenir une gravure anisotrope est de déposer une couche de passivation sur les flancs des motifs gravés au cours du procédé plasma. Dans le cas du SiLK, il a été démontré qu'il existe une très forte corrélation entre : la formation et la présence de résidus de gravure peu volatils dans la phase gazeuse du plasma, l'obtention de profils de gravure plus anisotropes, et la détection d'une couche SiLK graphitée (matériau carboné amorphe pauvre en hydrogène) à la fois sur les flancs, les sommets et au fond des structures gravées. D'autres sources de carbone, comme la présence d'un masque résine ou l'ajout de méthane au mélange gazeux, peuvent être utilisées pour améliorer l'anisotropie de gravure. Ce travail a aussi permis de développer une technique d'analyse topographique chimique avec une orientation du substrat (par rapport aux angles d'irradiation X et de collection des photo-électrons) adaptée à l'analyse de structures totalement isolantes. Par la suite, une recherche de l'origine de la déflexion des ions sur les flancs (responsable de la déformation des profils de gravure au cours du procédé plasma) a été menée parmi les trois phénomènes connus potentiellement responsables du ± bow α : i.e. la réflexion des ions sur la facette du masque, la température transverse des ions ou la présence de charges électrostatiques dans les structures en cours de gravure.
Author: Yuan Xiong Li
Publisher:
ISBN:
Category : Technology & Engineering
Languages : en
Pages : 244
Get Book Here
Book Description
Author: Maxime Garcia barros
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Les gravures par plasma pour les technologies sub 14nm nécessitent de bien contrôler la gravure de couches très minces de l'ordre du nanomètre, tout en contrôlant la dimension latérale des structures gravées au nanomètre près. Pour les gravures espaceurs, 3 nouveaux défis apparaissent. Le premier est d'obtenir une grande sélectivité des matériaux utilisés par rapport au silicium car l'utilisation de couches d'arrêt est proscrite du fait des contraintes dimensionnelles. Les couches à graver deviennent très fines de l'ordre de 5nm à 6nm, et l'épaisseur de la couche réactive est de 3 nm. Le second défi est le contrôle des dommages induits par le plasma sur la couche silicium leurs effets sur les performances du transistor. De plus pour différencier les zones NMOS et PMOS nous utilisons des croissances sur le silicium par épitaxie. Cette technique est très sensible à l'état de surface et à la contamination. Il faut donc laisser une couche de silicium le plus intact possible. Le dernier est le contrôle du retrait du masque dur et de la hauteur des espaceurs. Cela peut entraîner une épitaxie parasite empêchant la réalisation des transistors.Des études préliminaires ont montré l'intérêt d'utiliser des plasmas à bias pulsé couplé à un ajout de tétrachlorure de silicium afin de réduire la consommation et l'endommagement de la couche de silicium. Nous proposons d'évaluer la nouvelle fenêtre de procédé obtenue ainsi que l'impact de ce procédé sur les performances électriques des circuits-intégrés.Une seconde partie de l'étude sera consacré à l'étude d'une approche novatrice de la gravure des espaceurs. Elle consiste dans un premier temps à modifier la couche que nous voulons retirer par un plasma d'ions légers dans un réacteur de gravure conventionnel. Ce plasma implanté est ensuite retiré sélectivement au plasma non modifié par un bain d'acide fluorhydrique. Nous utiliserons des analyses FTIR, XPS et SIMS afin de caractériser les matériaux modifiés et de comprendre les mécanismes de gravure.Enfin nous évaluerons la compatibilité de ces procédés avec la gravure d'un matériau à basse permittivité : le SiCO.
Author: Régis Bouyssou
Publisher:
ISBN:
Category :
Languages : fr
Pages : 197
Get Book Here
Book Description
La miniaturisation des circuits intégrés permet à la fois d'augmenter les performances mais aussi de réduire leur coût. Cependant, cette réduction des dimensions provoque la prépondérance du temps de transit dans les interconnexions devant le temps de commutation des transistors. Ainsi, un matériau diélectrique de plus faible permittivité de type SiOC poreux est intégré malgré une sensibilité plus élevée au plasma de gravure. Ce travail de recherche s'intéresse au développement de procédés plasmas in situ réalisés après la gravure de l'empreinte de la ligne métallique dans le diélectrique poreux. Ces traitements, utilisant des chimies réductrices, oxydantes et à base d'hydrocarbures, ont pour but de 1) limiter la croissance de résidus qui provoquent parfois des pertes de rendement dans! le cas de l'utilisation d'un masque dur métallique et 2) limiter la diffusion de la barrière métallique en TaN/Ta. Cependant, ces traitements (NH3, 02, CH4, H2) ont été optimisés afin de ne pas augmenter la modification induite par l'étape de gravure seule. La caractérisation de la modification induite dans le diélectrique situé sur le fond et les flancs des lignes par les plasmas, été effectuée notamment en développant des techniques de caractérisation spécifiques. Ainsi, l'ensemble des traitements plasma induisent tous une couche modifiée dans le matériau avec des caractéristiques différentes sur le fond et les flancs (composition de surface, épaisseur, perméation...). Le traitement à base de méthane limite la croissance de résidus sans modifier le diélectrique plus que l'étape de gravure. Ce procédé a été implémenté en production par l'entreprise
Author: Seniz Esra Küçük
Publisher:
ISBN:
Category :
Languages : en
Pages :
Get Book Here
Book Description
Mots-clés de l'autrice: 3D Integration ; through-silicon via (TSV) ; chip-to-chip integration ; chip-to-wafer integration ; CMOS-compatible processing ; heterogeneous integration ; self-alignment technique.
