Caractérisation et modélisation des capacités parasites dûes aux interconnexions en technologie CMOS fortement submicronique PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Caractérisation et modélisation des capacités parasites dûes aux interconnexions en technologie CMOS fortement submicronique PDF full book. Access full book title Caractérisation et modélisation des capacités parasites dûes aux interconnexions en technologie CMOS fortement submicronique by David Bernard. Download full books in PDF and EPUB format.
Author: David Bernard
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Get Book Here
Book Description
Author: David Bernard
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Get Book Here
Book Description
Author: Alain Toulouse
Publisher:
ISBN:
Category :
Languages : fr
Pages : 143
Get Book Here
Book Description
LA REDUCTION DES DIMENSIONS ELEMENTAIRES DANS LES CIRCUITS INTEGRES AUGMENTE DE MANIERE INEXORABLE L'INFLUENCE DES INTERCONNEXIONS DANS L'ESTIMATION DES PERFORMANCES D'UN SYSTEME INTEGRE. LE TRAVAIL PRESENTE DANS CETTE THESE S'INCLUE DANS UN EFFORT INTERNATIONAL POUR AMELIORER LA PRECISION DE L'EXTRACTION DE PARASITES A PARTIR D'UN DESSIN DE MASQUES. NOUS AVONS TOUT D'ABORD DEVELOPPE UN DISPOSITIF DE MESURE INTEGRE SUR SILICIUM QUI PERMET DE MESURER AVEC PRECISION DES CAPACITES CONSTANTES AVEC UN COUT EN SURFACE TRES REDUIT PAR RAPPORT AUX METHODES DE MESURES DIRECTES. NOUS POUVONS AINSI MESURER DES CAPACITES DE L'ORDRE DE LA CENTAINE D'ATTO-FARAD AVEC UNE INCERTITUDE DE L'ORDRE DE QUELQUES %. A PARTIR DES RESULTATS DE MESURE, NOUS AVONS PU METTRE EN EVIDENCE LES LIMITES DES MODELES D'EXTRACTION CLASSIQUES ET PROPOSER UN MODELE ORIGINAL ET GENERIQUE. CE MODELE NECESSITE UNE SIMPLE ETAPE DE CALIBRATION AFIN DE DETERMINER LES PARAMETRES RELATIFS A UNE TECHNOLOGIE DONNEE SANS QU'IL SOIT NECESSAIRE DE CONNAITRE LES DIMENSIONS VERTICALES DE LA TECHNOLOGIE. LES RESULTATS OBTENUS EN TERME DE PRECISION DU MODELE SONT TRES ENCOURAGEANT POUR DES TECHNOLOGIES SUBMICRONIQUES.
Author: Eric Estève
Publisher:
ISBN:
Category :
Languages : fr
Pages : 260
Get Book Here
Book Description
L'ETUDE DES ELEMENTS PARASITES (RESISTANCES ET CAPACITES) A ETE FAITE SUR UNE TECHNOLOGIE CMOS-2 MICRONS. LA STRUCTURE DE TEST ET LES MESURES OBTENUES ONT PERMIS DE DEGAGER UNE MODELISATION ANALYTIQUE DE LA RESISTANCE DE CONTACT, DECOUPLANT LA RESISTANCE D'INTERFACE ET LA RESISTANCE DUE A LA REPARTITION DU COURANT AU SORTIR DU CONTACT. DES ETUDES EN FONCTION DE LA TEMPERATURE ONT PERMIS DE VALIDER CE MODELE. CONCERNANT LES CAPACITES, UNE NOUVELLE TECHNIQUE DE MESURE, LA METHODE COMPARATIVE, A PERMIS D'AVOIR ACCES A DES CAPACITES DE 10**(-13) FARADS ET, ASSOCIEE A DES TECHNIQUES PLUS CLASSIQUES, DE DEGAGER UNE MODELISATION PRENANT EN COMPTE LES EFFETS DE BORD POUR LES JONCTIONS ET LES INTERCONNEXIONS. LA MODELISATION DU DELAI DANS LES INTERCONNEXIONS A ETE FAITE, PERMETTANT DE PROPOSER DES SOLUTIONS BASEES SUR LA CIRCUITERIE. UNE ETUDE SYSTEMATIQUE DE L'IMPACT DES ELEMENTS PARASITES SUR LES PERFORMANCES D'UN CIRCUIT A ETE REALISEE PAR SIMULATIONS ELECTRIQUES, PERMETTANT DE HIERARCHISER LES ELEMENTS PARASITES, ETUDE COMPLETEE A TITRE PROSPECTIF EN ENVISAGEANT UNE TECHNOLOGIE SOUS MICRONIQUE A DISPOSITIF L.D.D. IL APPARAIT QUE L'IMPACT DES ELEMENTS PARASITES NON INCLUS DANS LE MODELE ELECTRIQUE DE TRANSISTOR RESTERA DANS UNE PROPORTION DE 15% DU TEMPS DE COMMUTATION, CE QUI N'IMPLIQUE PAS DE COMPLEXIFIER LE MODELE ACTUEL. PAR CONTRE, UN CALCUL AUTOMATIQUE DE TOUS LES ELEMENTS PARASITES ASSOCIES A UN CIRCUIT GLOBAL SERAIT NECESSAIRE POUR CONFORTER LA CONCEPTION DE CIRCUIT
Author: Sonia Ben Dhia
Publisher:
ISBN:
Category :
Languages : fr
Pages : 203
Get Book Here
Book Description
AVEC L'EVOLUTION TECHNOLOGIQUE VERS LES PETITES DIMENSIONS, LA MULTIPLICATION DES NIVEAUX DE METALLISATION, LA DENSITE D'INTERCONNEXION CROISSANTE ET L'AUGMENTATION DES VITESSES DE FONCTIONNEMENT, L'INTEGRITE DU SIGNAL DEVIENT UNE DES PREOCCUPATIONS MAJEURES DES CONCEPTEURS DE CIRCUITS INTEGRES. NOTRE MEMOIRE DECRIT UNE METHODOLOGIE DE CARACTERISATION DES PHENOMENES PARASITES DANS LES CIRCUITS CMOS SUBMICRONIQUE, BASEE PRINCIPALEMENT SUR LA MISE AU POINT D'UN SYSTEME DE MESURE A ECHANTILLONNAGE TOTALEMENT INTEGRE SUR LA PUCE. LES PREMIERS CHAPITRES SONT CONSACRES A L'ETUDE DES MODELES D'INTERCONNEXION ET DE TRANSISTORS MOS DEPUIS LES TECHNOLOGIES CONVENTIONNELLES JUSQU'AU SUBMICRONIQUE PROFOND, ILLUSTRES PAR DIVERS RESULTATS EXPERIMENTAUX. DES MOTIFS SPECIFIQUES DE CARACTERISATION DE MODELES STATIQUES ET DYNAMIQUES SONT DECRITS. UNE METHODE NOVATRICE DE MESURE TEMPORELLE DE SIGNAUX PARASITES ULTRA RAPIDES EST PROPOSEE AU CHAPITRE 4. AU FIL DES CHAPITRES 5 ET 6, NOTRE SYSTEME DE MESURE EVOLUE VERS UN MOTIF OPTIMISE POUR LA CARACTERISATION DE L'INTEGRITE DU SIGNAL, AISEMENT ADAPTABLE ET TRANSFERABLE A TOUS TYPES DE TECHNOLOGIES CMOS.
Author: FABRICE.. CAIGNET
Publisher:
ISBN:
Category :
Languages : fr
Pages : 214
Get Book Here
Book Description
FACE AUX CONSTANTES EVOLUTIONS DE LA MICRO-ELECTRONIQUE, L'INTEGRITE DE SIGNAL EST DEVENUE UN DES PROBLEMES MAJEUR DU BON FONCTIONNEMENT DES CIRCUITS. AVEC LA RAPIDE MONTEE EN FREQUENCE ET L'AUGMENTATION DES DENSITES D'INTEGRATION, LES INTERCONNEXIONS JOUENT UN ROLE DE PLUS EN PLUS IMPORTANT. NON SEULEMENT LES DELAIS DE PROPAGATION DES SIGNAUX DEVIENNENT DE PLUS EN PLUS SIGNIFICATIFS, MAIS ENCORE LE RAPPROCHEMENT DES INTERCONNEXIONS INDUIT DES PHENOMENES PARASITES TELS QUE LES PHENOMENES DE DIAPHONIE. LE CONCEPTEUR DE CIRCUITS MICRO-ELECTRONIQUES SE DOIT DE CONSIDERER LE COMPORTEMENT DES INTERCONNEXIONS EN PRENANT EN COMPTE CORRECTEMENT LES PHENOMENES PARASITES. CE TRAVAIL PRESENTE LES PHENOMENES PARASITES LIES AUX INTERCONNEXIONS, ET DONNE LES DIFFERENTES APPROCHES PHYSIQUES DEPUIS L'ANALYSE ELECTROMAGNETIQUE A LA MODELISATION DES LIGNES. APRES AVOIR EXPOSE LES DIFFERENTES METHODES DE CARACTERISATION DES INTERCONNEXIONS, UNE METHODE DE MESURE GENERIQUE PERMETTANT LA CARACTERISATION DE L'INTEGRITE DE SIGNAL EST PROPOSEE. LA METHODE A ETE IMPLEMENTEE DANS DIFFERENTES TECHNOLOGIES, DEPUIS LA CMOS 0.7M A DES PROCESS AVANCES, 0.35M, 0.18M (ST-MICROELECTRONICS), 0.25M (INFINEON), ET PLUSIEURS RESULTATS EXPERIMENTAUX SONT PRESENTES. UN ENSEMBLE D'ABAQUES ORIENTEES INTEGRITE DE SIGNAL AINSI QUE DES FORMULATIONS ANALYTIQUES DE L'AMPLITUDE DES PHENOMENES PARASITES SONT PROPOSEES. GRACE A CES ABAQUES, NOUS PROPOSONS DES SOLUTIONS VISANT A PALLIER LES PROBLEMES D'INTEGRITE DE SIGNAL AU NIVEAU DE LA MISE EN PLACE DES REGLES DE DESSIN, DU PLACEMENT/ROUTAGE ET DE LA VERIFICATION APRES ROUTAGE.
