Caractérisation et modélisation de la fiabilité des transistors et circuits millimétriques conçus en technologies BiCMOS et CMOS

Caractérisation et modélisation de la fiabilité des transistors et circuits millimétriques conçus en technologies BiCMOS et CMOS PDF Author: Salim Ighilahriz
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0

Get Book Here

Book Description
De nos jours, l'industrie de la microélectronique développe des nouvelles technologies qui permettent l'obtention d'applications du quotidien alliant rapidité, basse consommation et hautes performances. Pour cela, le transistor, composant actif élémentaire et indispensable de l'électronique, voit ses dimensions miniaturisées à un rythme effréné suivant la loi de Moore de 1965. Cette réduction de dimensions permet l'implémentation de plusieurs milliards de transistors sur des surfaces de quelques millimètres carrés augmentant ainsi la densité d'intégration. Ceci conduit à une production à des coûts de fabrication constants et offre des possibilités d'achats de produits performants à un grand nombre de consommateurs. Le MOSFET (Metal Oxide Semiconductor Field Effect Transistor), transistor à effet de champ, aussi appelé MOS, représente le transistor le plus utilisé dans les différents circuits issus des industries de la microélectronique. Ce transistor possède des longueurs électriques de 14 nm pour les technologies industrialisables les plus avancées et permet une densité intégration maximale spécialement pour les circuits numériques tels que les microprocesseurs. Le transistor bipolaire, dédié aux applications analogiques, fut inventé avant le transistor MOS. Cependant, son développement correspond à des noeuds technologiques de génération inférieure par rapport à celle des transistors MOS. En effet, les dimensions caractéristiques des noeuds technologiques les plus avancés pour les technologies BiCMOS sont de 55 nm. Ce type de transistor permet la mise en oeuvre de circuits nécessitant de très hautes fréquences d'opération, principalement dans le secteur des télécommunications, tels que les radars anticollisions automobiles fonctionnant à 77 GHz. Chacun de ces types de transistors possède ses propres avantages et inconvénients. Les avantages du transistor MOS reposent principalement en deux points qui sont sa capacité d'intégration et sa faible consommation lorsqu'il est utilisé pour réaliser des circuits logiques. Sachant que ces deux types de transistors sont, de nos jours, comparables du point de vue miniaturisation, les avantages offerts par le transistor bipolaire diffèrent de ceux du transistor MOS. En effet, le transistor bipolaire supporte des niveaux de courants plus élevés que celui d'un transistor MOS ce qui lui confère une meilleure capacité d'amplification de puissance. De plus, le transistor bipolaire possède une meilleure tenue en tension et surtout possède des niveaux de bruit électronique beaucoup plus faibles que ceux des transistors MOS. Ces différences notables entre les deux types de transistors guideront le choix des concepteurs suivant les spécifications des clients. L'étude qui suit concerne la fiabilité de ces deux types de transistors ainsi que celle de circuits pour les applications radio fréquences (RF) et aux longueurs d'ondes millimétriques (mmW) pour lesquels ils sont destinés. Il existe dans la littérature de nombreuses études de la fiabilité des transistors MOS. Concernant les transistors bipolaires peu d'études ont été réalisées. De plus peu d'études ont été menées sur l'impact de la fiabilité des transistors sur les circuits. L'objectif de ce travail est d'étudier le comportement de ces deux types de transistors mais aussi de les replacer dans le contexte de l'utilisateur en étudiant la fiabilité de quelques circuits parmi les plus usités dans les domaines hyperfréquence et millimétrique. Nous avons aussi essayé de montrer qu'il était possible de faire évoluer les règles de conception actuellement utilisées par les concepteurs tout en maintenant la fiabilité attendue par les clients.

Caractérisation et modélisation de la fiabilité des transistors et circuits millimétriques conçus en technologies BiCMOS et CMOS

Caractérisation et modélisation de la fiabilité des transistors et circuits millimétriques conçus en technologies BiCMOS et CMOS PDF Author: Salim Ighilahriz
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0

Get Book Here

Book Description
De nos jours, l'industrie de la microélectronique développe des nouvelles technologies qui permettent l'obtention d'applications du quotidien alliant rapidité, basse consommation et hautes performances. Pour cela, le transistor, composant actif élémentaire et indispensable de l'électronique, voit ses dimensions miniaturisées à un rythme effréné suivant la loi de Moore de 1965. Cette réduction de dimensions permet l'implémentation de plusieurs milliards de transistors sur des surfaces de quelques millimètres carrés augmentant ainsi la densité d'intégration. Ceci conduit à une production à des coûts de fabrication constants et offre des possibilités d'achats de produits performants à un grand nombre de consommateurs. Le MOSFET (Metal Oxide Semiconductor Field Effect Transistor), transistor à effet de champ, aussi appelé MOS, représente le transistor le plus utilisé dans les différents circuits issus des industries de la microélectronique. Ce transistor possède des longueurs électriques de 14 nm pour les technologies industrialisables les plus avancées et permet une densité intégration maximale spécialement pour les circuits numériques tels que les microprocesseurs. Le transistor bipolaire, dédié aux applications analogiques, fut inventé avant le transistor MOS. Cependant, son développement correspond à des noeuds technologiques de génération inférieure par rapport à celle des transistors MOS. En effet, les dimensions caractéristiques des noeuds technologiques les plus avancés pour les technologies BiCMOS sont de 55 nm. Ce type de transistor permet la mise en oeuvre de circuits nécessitant de très hautes fréquences d'opération, principalement dans le secteur des télécommunications, tels que les radars anticollisions automobiles fonctionnant à 77 GHz. Chacun de ces types de transistors possède ses propres avantages et inconvénients. Les avantages du transistor MOS reposent principalement en deux points qui sont sa capacité d'intégration et sa faible consommation lorsqu'il est utilisé pour réaliser des circuits logiques. Sachant que ces deux types de transistors sont, de nos jours, comparables du point de vue miniaturisation, les avantages offerts par le transistor bipolaire diffèrent de ceux du transistor MOS. En effet, le transistor bipolaire supporte des niveaux de courants plus élevés que celui d'un transistor MOS ce qui lui confère une meilleure capacité d'amplification de puissance. De plus, le transistor bipolaire possède une meilleure tenue en tension et surtout possède des niveaux de bruit électronique beaucoup plus faibles que ceux des transistors MOS. Ces différences notables entre les deux types de transistors guideront le choix des concepteurs suivant les spécifications des clients. L'étude qui suit concerne la fiabilité de ces deux types de transistors ainsi que celle de circuits pour les applications radio fréquences (RF) et aux longueurs d'ondes millimétriques (mmW) pour lesquels ils sont destinés. Il existe dans la littérature de nombreuses études de la fiabilité des transistors MOS. Concernant les transistors bipolaires peu d'études ont été réalisées. De plus peu d'études ont été menées sur l'impact de la fiabilité des transistors sur les circuits. L'objectif de ce travail est d'étudier le comportement de ces deux types de transistors mais aussi de les replacer dans le contexte de l'utilisateur en étudiant la fiabilité de quelques circuits parmi les plus usités dans les domaines hyperfréquence et millimétrique. Nous avons aussi essayé de montrer qu'il était possible de faire évoluer les règles de conception actuellement utilisées par les concepteurs tout en maintenant la fiabilité attendue par les clients.

Contribution à la caractérisation et la modélisation jusque 325 GHz de transistors HBT des technologies BiCMOS

Contribution à la caractérisation et la modélisation jusque 325 GHz de transistors HBT des technologies BiCMOS PDF Author: Marina Deng
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0

Get Book Here

Book Description
L'émergence des applications grand public en gamme millimétrique et térahertz, telles que la communication très haut débit, le radar automobile et l'imagerie, est aujourd'hui rendue possible grâce aux progrès continus sur les performances des transistors. La technologie BiCMOS SiGe compte parmi les technologies clés génériques capables d'adresser ces applications. Les transistors bipolaires à hétérojonction (HBT) de dernière génération montrent en effet des fréquences de coupure supérieures à 300 GHz. Néanmoins, la conception de circuits RF dans les fréquences sub-térahertz nécessite des modèles de transistor précis et fiables, qui sont extraits et validés par des mesures hyperfréquences. L'objectif de ce travail a donc été de caractériser et modéliser les transistors HBT des technologies BiCMOS en régime petit signal et en bruit RF au-delà de 110 GHz. Après la mise au point d'une technique d'épluchage des accès du transistor à partir de mesures en bande G (140 - 220 GHz), la modélisation petit signal des transistors HBT des technologies B9MW, B5T et B55 de STMicroelectronics a pu être réalisée jusqu'à 220 et 325 GHz, tout en montrant les limitations dues à la montée en fréquence. De plus, l'extraction des quatre paramètres de bruit du transistor HBT SiGe a été réalisée pour la première fois dans l'intégralité de la bande 130 - 170 GHz, démontrant l'efficacité de la méthode multi-impédance associé à l'algorithme de Lane à ces hautes fréquences. Dans la perspective d'intégrer le système de mesure de bruit en vue de caractériser en bruit le transistor HBT, un amplificateur et un tuner d'impédance ont été conçus, en technologie B55, pour un fonctionnement de 130 à 170 GHz.

Etude de la fiabilité des technologies CMOS avancées

Etude de la fiabilité des technologies CMOS avancées PDF Author: Chittoor Ranganathan Parthasarathy
Publisher:
ISBN:
Category :
Languages : fr
Pages : 254

Get Book Here

Book Description
Dans ce travail, nous examinons les aspects de la dégradation des dispositifs MOSFETs dus aux porteurs chauds du canal(CHC) et aux instabilités à haute température sous polarisation négative (NBTI), du point de vue de la caractérisation et de la modélisation, dans l'objectif de développer des solutions largement utilisables pour simuler ces conditions de dégradation dans les circuits analogiques et numériques. De telles solutions représentent un besoin pressant dans le contexte de la miniaturisation extrême des dispositifs CMOS et devant la complexité croissante des produits utilisant ces dispositifs, nécessitant l'évaluation de leur fiabilité lors des étapes de conception des circuits. Ce travail s'adresse aux technologies CMOS actuelles des nœuds 65nm et 90nm présentant des transistors NMOS et PMOS avec des épaisseurs d'oxyde de grille de 1.3nm à 6.5nm. Nous avons proposé une méthodologie robuste pour extraire la dégradation des paramètres des transistors soumis à la dégradation NBTI et caractérisée par une nouvelle technique à la volée dite "On-The-Fly"(OTF), avec laquelle les mesures sont effectuées sans interrompre le stress. Nous avons étudié le phénomène de guérison partielle de la dégradation ou "recovery", qui est une des caractéristiques clés du NBTI comme au cours de certaines conditions de dégradations CHC. Nous avons proposé une nouvelle méthode de caractérisation de la dégradation en combinant des trains de polarisations de stress ou patterns" avec la technique OTF. Nous avons soumis les dispositifs à de multiples combinaisons de polarisations NBTI, NBTI et CHC, CHC et nous avons utilisé cette technique sur les transistors PMOS et NMOS à canal court et canal long. Cette méthode permet l'observation et la modélisation des caractéristiques de la dégradation NBTI et CHC dans une perspective unifiée qui éclaire la compréhension des mécanismes de dégradation dans les dispositifs impliquant le recovery. Nous avons proposé un modèle complet pour la dégradation NBTI. Ce modèle inclut précisément la dégradation NBTI et les dynamiques du recovery aussi bien que les différents constituants des composantes de la dégradation. L'effet de la commutation des signaux caractérisés par la fréquence, le rapport cyclique en phase NBTI et l'amplitude du signal ont été analysés et inclus dans le modèle. Le modèle est complété en formulant les paramètres en modèle SPICE (BSIM4) nécessaires à la représentation des dispositifs dégradés par le NBTI. La caractérisation et la modélisation de la dégradation CHC suivent le modèle standard des électrons chanceux ou Lucky-Electron Model où l'évaluation de la dégradation est associée au courant substrat. Nous proposons une amélioration de ce modèle en courant substrat pour pouvoir ajuster les résultats sur un grand intervalle en Vds et Vgs, pour différentes familles de dispositifs NMOS. Nous avons également incorporé à la modélisation et à la simulation des dégradations anormales observées sous dégradation CHC dans des familles de dispositifs à oxyde de grille épais. Nous décrivons le développement d'une méthodologie de simulation, mettant en lumière ses différents aspects fondamentaux. Nous incorporons dans les modèles du simulateur les différents modes de dégradation décrits ci-dessus et montrons les bons accords entre les simulations et les mesures sur silicium. Par la suite, nous étendons l'analyse aux circuits digitaux et analogiques. De nombreuses classes de circuits de plus en plus complexes ont été analysées de l'inverseur à la PLL et au convertisseur ADC, utilisant les modèles et la méthodologie de simulation développée. Cette méthodologie tout au long de ce travail forme la première pierre pour traiter les phénomènes de dégradation dans les dispositifs des générations technologiques actuelles, autant que les bases nécessaires à l'évaluation de la fiabilité des circuits en fonctionnement réel qui sont soumis à l interaction entre les diverses polarisations de stress.

Modélisation du transistor MOS submicronique

Modélisation du transistor MOS submicronique PDF Author: Hector Recoules
Publisher:
ISBN:
Category :
Languages : fr
Pages :

Get Book Here

Book Description


Modélisation du transistor MOS submicronique

Modélisation du transistor MOS submicronique PDF Author: Hector Recoules
Publisher:
ISBN:
Category :
Languages : fr
Pages : 237

Get Book Here

Book Description


Développement et étude de transistors bipolaires à hétérojonctions Si/SiGe:C pour les technologies BiCMOS millimétriques

Développement et étude de transistors bipolaires à hétérojonctions Si/SiGe:C pour les technologies BiCMOS millimétriques PDF Author: Boris Geynet
Publisher:
ISBN:
Category :
Languages : fr
Pages : 242

Get Book Here

Book Description
Les transistors bipolaires à hétérojonctions (TBH) Si/SiGe:C disponibles aujourd'hui dans les technologies BiCMOS atteignent des fréquences de coupure fT et fmax supérieures à 200GHz. Cela leur permet d'adresser des applications dans le domaine millimétrique jusqu'à 100GHz telles que les radars anticollision pour l'automobile et les communications optiques et sans fil à haut débit. Cette thèse a pour objet le développement et l'étude de TBH Si/SiGe:C pour les technologies BiCMOS millimétriques. Après un rappel des principes de fonctionnement du transistor bipolaire, nous montrons les méthodes de fabrication, caractérisation et modélisation des dispositifs de dernière génération. Les architectures choisies et les performances obtenues par les principaux acteurs du marché sont détaillées. Nous présentons ensuite des études menées pour le développement de la technologie BiCMOS9MW de STMicroelectronics. Une version faible-coût du TBH rapide ainsi qu'un dispositif haute-tension compatible avec la technologie sont présentés et les résultats à l'état de l'art obtenus sur les deux architectures sont montrés. Nous étudions également l'impact des variations des paramètres technologiques et de la géométrie des dispositifs sur les principales caractéristiques de ces composants. La dernière partie de ce travail de thèse est consacrée au développement de nouvelles solutions technologiques afin d'améliorer encore la fréquence de transition des TBH Si/SiGe:C. Un optimisation du profil vertical du TBH a pu être réalisée grâce au développement d'un nouveau module de collecteur utilisant une épitaxie sélective et la réduction du budget thermique vu par les dispositifs durant leur fabrication. Cette dernière étude a permis d'atteindre une fréquence de transition fT· supérieure à 400GHz à température ambiante, ce qui représente la meilleure performance obtenue à ce jour pour un transistor en technologie silicium.

Caractérisations et modélisations des technologies CMOS et BiCMOS de dernières générations jusque 220 GHz

Caractérisations et modélisations des technologies CMOS et BiCMOS de dernières générations jusque 220 GHz PDF Author: Nicolas Waldhoff
Publisher:
ISBN:
Category :
Languages : fr
Pages : 181

Get Book Here

Book Description
Le contexte de ce travail de thèse s’inscrit dans les récents progrès des performances en gamme millimétrique des composants silicium tels que les MOSFET et les HBT SiGe. La situation actuelle en termes de circuits à base de silicium est limitée en fréquence autour de 60 GHz, seuls quelques résultats au-delà de 100 GHz ont d’ores et déjà été publiés. Dans ce contexte, il est maintenant nécessaire de savoir si les nouvelles et futures générations de transistors silicium peuvent adresser des fréquences encore plus élevées (jusque 220 GHz). Ces applications pourraient être des blocs d’émission réception à faible portée et très haut débit. Les aspects inconnus sont : 1) la validité des techniques de mesures sur silicium jusque 220 GHz ; 2) le comportement fréquentiel des transistors silicium jusque 220 GHz ; 3) la modélisation des transistors dans ces gammes de fréquences nécessaire à la conception de fonctions millimétriques. Des études à partir de simulations électromagnétiques ont été menées afin d’optimiser les structures de test (accès et topologie optimale des transistors). Ce travail est accentué sur les techniques de calibrage et d’épluchage sous pointes jusque 220 GHz. De plus, les études ont été orientées, d’une part, sur l’amélioration des modèles électriques des transistors jusque 220 GHz et d’autre part, la validité des modèles de bruit jusqu’en bande W (75-110 GHz). Pour cet aspect, le travail a été orienté sur l’élaboration de deux méthodes de mesure permettant de valider les modèles de bruit par des méthodes de mesures transférables en milieu industriel. A partir de ces modèles établis et validés, des démonstrateurs ont été réalisés fonctionnant en bande G.

DEVELOPPEMENT DES METHODES DE MESURES EN HYPERFREQUENCES SUR TRANCHES DE SILICIUM ET APPLICATION A LA CARACTERISATION DES TECHNOLOGIES CMOS ET BICMOS SUB-MICRONIQUES

DEVELOPPEMENT DES METHODES DE MESURES EN HYPERFREQUENCES SUR TRANCHES DE SILICIUM ET APPLICATION A LA CARACTERISATION DES TECHNOLOGIES CMOS ET BICMOS SUB-MICRONIQUES PDF Author: JEAN-LOUIS.. CARBONERO
Publisher:
ISBN:
Category :
Languages : fr
Pages : 248

Get Book Here

Book Description
LA REDUCTION SPECTACULAIRE DES DIMENSIONS DES TRANSISTORS BIPOLAIRES ET MOSFET EN TECHNOLOGIES CMOS ET BICMOS S'EST ACCOMPAGNEE D'UNE CROISSANCE DES DENSITES D'INTEGRATION ET SURTOUT D'UNE AUGMENTATION TOUT AUSSI SPECTACULAIRE DES PERFORMANCES DE CES TRANSISTORS. DES FREQUENCES DE TRANSITION DE 20 GHZ SONT AUJOURD'HUI ATTEINTES POUR DES TECHNOLOGIES SILICIUM SUB-MICRONIQUES EN PHASE INDUSTRIELLE. CES TECHNOLOGIES SONT APPELEES A JOUER UN ROLE IMPORTANT POUR LA REALISATION DE CIRCUITS INTEGRES RADIOFREQUENCES ET HYPERFREQUENCES. EN RAISON DES PERFORMANCES DYNAMIQUES TOUJOURS PLUS GRANDES DE CES TRANSISTORS, LES MESURES DE PARAMETRES S ET DU FACTEUR DE BRUIT, DANS LE DOMAINE DES HYPERFREQUENCES ONT ETE INTRODUITES POUR LE DEVELOPPEMENT DE CES NOUVELLES TECHNOLOGIES ET LA CONSTRUCTION DES MODELES DE DISPOSITIFS PASSIFS ET ACTIFS, INDISPENSABLES A LA CONCEPTION DES CIRCUITS INTEGRES ANALOGIQUES HYPERFREQUENCES. LES METHODES DE MESURES HYPERFREQUENCES, REALISEES A L'AIDE D'ANALYSEURS VECTORIELS DE RESEAUX, ET DE CARACTERISATION DU FACTEUR DE BRUIT DES TRANSISTORS SONT PRESENTEES DANS UNE APPROCHE DE TEST INDUSTRIEL. LES ETAPES DE MESURE, DE CALIBRAGE ET DE CORRECTION, SPECIFIQUEMENT APPLIQUEES A LA CARACTERISATION DES TECHNOLOGIES CMOS ET BICMOS SUR TRANCHE DE SILICIUM, ONT ETE AUTOMATISEES ET DECRITES AINSI QUE LES OUTILS NECESSAIRES A CETTE CARACTERISATION. LES RESULTATS D'EXTRACTION DES FREQUENCES DE TRANSITION, DES FREQUENCES MAXIMALES D'OSCILLATION ET DES PARAMETRES DE MODELES DES DISPOSITIFS ACTIFS TELS QUE LES TRANSISTORS BIPOLAIRES ET MOSFET, MAIS AUSSI LES RESULTATS DE CARACTERISATION D'ELEMENTS PASSIFS TELS QUE LES INDUCTANCES OU LES LIGNES DE TRANSMISSION SONT PRESENTES POUR LES TECHNOLOGIES AVANCEES CMOS ET BICMOS 0,7 ET 0,5 UM

Intégration sur silicium de solutions complètes de caractérisation en puissance de transistor HBT en technologie BiCMOS 55 nm à des fréquences au-delà de 130 GHz

Intégration sur silicium de solutions complètes de caractérisation en puissance de transistor HBT en technologie BiCMOS 55 nm à des fréquences au-delà de 130 GHz PDF Author: Alice Bossuet
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0

Get Book Here

Book Description
L'évolution des technologies silicium rend aujourd'hui possible le développement de nombreuses applications dans les domaines millimétriques tels que pour les systèmes de communication à très haut débit. Cette évolution se caractérise par une croissance des performances en fréquence des transistors disponibles dans ces technologies et nécessite la mise en place d'outils de mesure performants pour valider la modélisation et l'optimisation technologique de ces dispositifs. La caractérisation load-pull est une méthode incontournable pour modéliser le comportement en fort signal des transistors. En bande G [140-220 GHz], l'environnement de mesure classiquement disponible n'a plus les performances requises pour ce type de caractérisation compte tenu des pertes dans les accès au dispositif sous test. Ce travail de thèse a pour objectif de lever ce verrou en proposant de réaliser, en technologie BiCMOS 55 nm de STMicroelectronics, un banc load-pull entièrement intégré sur silicium afin d'être au plus près du dispositif à caractériser. Le mémoire est articulé autour de quatre chapitres. Le premier chapitre présente l'état de l'art de l'instrumentation actuellement disponible pour la caractérisation en puissance aux fréquences millimétriques et leurs limitations. Le second chapitre détaille la conception et la caractérisation des blocs constituant le banc intégré : le tuner et la source MMW de puissance. Le troisième chapitre décrit la réalisation et les performances du détecteur de puissance. Enfin, le quatrième chapitre présente le banc complet et son application à la caractérisation en bande G d'un dispositif bipolaire disponible dans la technologie BiCMOS 55 nm.

Conception et modélisation électrique de structures de protection contre les décharges électrostatiques en technologies BICMOS et CMOS analogique

Conception et modélisation électrique de structures de protection contre les décharges électrostatiques en technologies BICMOS et CMOS analogique PDF Author: Géraldine Bertrand
Publisher:
ISBN:
Category :
Languages : fr
Pages : 140

Get Book Here

Book Description
Avec la réduction des dimensions lithographiques et l'introduction de nouveaux procédés technologiques, les circuits intégrés sont devenus plus vulnérables aux décharges électrostatiques (ESD). Ainsi, pour minimiser le nombre d'itérations de masques liées à ce problème, il faut désormais prendre en compte l'ESD très tôt dans le développement de nouveaux produits et, pour cela, pouvoir prédire l'efficacité d'une stratégie de protection. La mise à disposition de bibliothèques d'éléments de protection optimisés, incluant leur dessin technologique ainsi qu'un modèle électrique de type SPICE, répond à ce besoin. Cependant, les structures de protection contre les ESD sont des composants qui fonctionnent dans des régimes de claquage par avalanche et de fort courant qui ne sont pas décrits par les modèles SPICE standards. Nous présentons dans notre mémoire une méthodologie permettant l'extension des modèles classiques à ces domaines, dans le cas de deux structures respectivement utilisées en technologies BiCMOS et CMOS analogique : le transistor bipolaire NPN vertical autopolarisé, et le transistor NMOS qui fonctionne grâce à l'action de son transistor NPN latéral parasite. Cette méthodologie repose sur une analyse approfondie des mécanismes de fonctionnement et de défaillance des composants à l'aide de simulations physiques bidimensionnelles, de caractérisations en impulsion (TLP) et d'expériences de microscopie à émission lumineuse (EMMI).