Architectures neuronales pour la conversion analogique/numérique PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Architectures neuronales pour la conversion analogique/numérique PDF full book. Access full book title Architectures neuronales pour la conversion analogique/numérique by Bouhedda-M. Download full books in PDF and EPUB format.
Author: Bouhedda-M
Publisher: Omn.Univ.Europ.
ISBN: 9786131567278
Category : Literary Criticism
Languages : fr
Pages : 220
Get Book Here
Book Description
Les travaux présentés dans ce travail porte principalement sur la mise en oeuvre de nouvelles architectures intelligentes, flexibles et moins complexes pour la conversion analogique/numérique rapide et précise. Cela répondra au besoin de l'industrie des capteurs intelligents (smart sensors) et des composants MEMS à savoir, la digitalisation des signaux de capteurs et la réalisation d'une fonction importante de correction des non-linéarités de la caractéristique des capteurs. Plusieurs structures neuronales pour la conversion analogique/numérique ont été synthétisées et optimisées en vue de les implémenter sur circuits analogiques. Également, d'autres circuits analogiques et hybrides (analogique/FPGA) ont été réalisés pour la conversion analogique/numérique et la linéarisation en même temps. La conception de ces derniers était modulaire en utilisant des modèles neuronaux optimaux. Les architectures développées ont été soumises à des tests temporels, statistiques et spectraux normalisés qui ont permis d'en conclure sur les performances des nouvelles architectures réalisées en montrant la capacité de linéarisation et de conversion en binaire de la sortie d'un capteur non-linéaire.
Author: Bouhedda-M
Publisher: Omn.Univ.Europ.
ISBN: 9786131567278
Category : Literary Criticism
Languages : fr
Pages : 220
Get Book Here
Book Description
Les travaux présentés dans ce travail porte principalement sur la mise en oeuvre de nouvelles architectures intelligentes, flexibles et moins complexes pour la conversion analogique/numérique rapide et précise. Cela répondra au besoin de l'industrie des capteurs intelligents (smart sensors) et des composants MEMS à savoir, la digitalisation des signaux de capteurs et la réalisation d'une fonction importante de correction des non-linéarités de la caractéristique des capteurs. Plusieurs structures neuronales pour la conversion analogique/numérique ont été synthétisées et optimisées en vue de les implémenter sur circuits analogiques. Également, d'autres circuits analogiques et hybrides (analogique/FPGA) ont été réalisés pour la conversion analogique/numérique et la linéarisation en même temps. La conception de ces derniers était modulaire en utilisant des modèles neuronaux optimaux. Les architectures développées ont été soumises à des tests temporels, statistiques et spectraux normalisés qui ont permis d'en conclure sur les performances des nouvelles architectures réalisées en montrant la capacité de linéarisation et de conversion en binaire de la sortie d'un capteur non-linéaire.
Author: Olivier Collin
Publisher:
ISBN:
Category :
Languages : fr
Pages : 244
Get Book Here
Book Description
CES DERNIERES ANNEES ONT VU L'APPARITION DE NOUVELLES TECHNIQUES REGROUPEES SOUS LE NOM DE RESEAUX DE NEURONES. CES MODELES SONT CONSTRUITS A PARTIR D'ELEMENTS AU FONCTIONNEMENT TRES SIMPLE MAIS LARGEMENT CONNECTES ENTRE EUX. LA CONCEPTION DE CIRCUITS EST UN PROBLEME D'ACTUALITE POUR LEQUEL L'ANALYSE ET LA SYNTHESE D'OUTILS SONT LARGE-ABSENTS. LEUR ARCHITECTURE GENERIQUE ET LEUR APTITUDE A REALISER DES RELATIONS DU TYPE ENTREE-SORTIE PERMETTENT A CERTAINS RESEAUX NEURONIQUES DE PRETENDRE AU QUALIFICATIF D'OUTILS D'AIDE A LA CONCEPTION DE CIRCUITS. NOUS AVONS EXPLORE LES PRINCIPALES TECHNIQUES ACTUELLES CONCERNANT LES RESEAUX DE NEURONES AFIN DE LES APPLIQUER A LA CONCEPTION D'UN CONVERTISSEUR ANALOGIQUE/NUMERIQUE (CAN). NOUS AVONS ESSENTIELLEMENT REPRIS LES TRAVAUX DE HOPFIELD PROPOSANT LA REALISATION D'UN CAN A PARTIR D'UN RESEAU ENTIEREMENT CONNECTE. DANS CE CAS, LE PROBLEME DE LA CONVERSION EST POSE COMME UN PROBLEME D'OPTIMISATION EN NOMBRES ENTIERS. IL S'AGIT DE TROUVER LE MOT BINAIRE DE SORTIE CORRESPONDANT AU MIEUX, AU SENS DES MOINDRES CARRES, A LA VALEUR ANALOGIQUE D'ENTREE. LE CALCUL EST EFFECTUE DE MANIERE ANALOGIQUE PAR UN RESEAU ENTIEREMENT CONNECTE QUI SE RELAXE D'UN NIVEAU D'ENERGIE ELEVE VERS UN NIVEAU INFERIEUR CORRESPONDANT A LA SOLUTION DU PROBLEME. LE CALCUL EST BIEN GLOBAL ET LA STRUCTURE CORRESPOND A UNE SORTIE DE MEMOIRE ANALOGIQUE ASSOCIANT PAR UN MECANISME ENERGETIQUE UNE ENTREE ANALOGIQUE A UNE SORTIE NUMERIQUE
Author: VINCENT.. LAFARGUE
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Get Book Here
Book Description
DE NOMBREUX PROGRES ONT EU LIEU DANS LE DOMAINE DES RESEAUX DE NEURONES CES DERNIERES ANNEES, NOTAMMENT SUR LE PLAN THEORIQUE. AFIN D'ACCELERER LES SIMULATIONS DE CES RESEAUX, DE NOUVELLES ARCHITECTURES ONT ETE PROPOSEES, POUR APPORTER UN GAIN EN VITESSE. DANS LE CADRE DE CETTE THESE JE ME SUIS INTERESSE A LA MACHINE DE BOLTZMANN QUI EST UN RESEAU DE NEURONE STOCHASTIQUE. EN EFFET CE TYPE DE RESEAU OFFRE DES PERFORMANCES SUPERIEURES AUX AUTRES, MAIS IL DEMANDE DES TEMPS DE SIMULATIONS PLUS IMPORTANTS. OR LES ARCHITECTURES ANALOGIQUES SONT PARTICULIEREMENT ADAPTEES AUX RESEAUX DE NEURONES. J'AI DECRIT TROIS ETUDES AVANCEES DE LA MACHINE DE BOLTZMANN ANALOGIQUE. MAIS CES REALISATIONS ANALOGIQUES DE MACHINES DE BOLTZMANN POSSEDENT UN ALGORITHME D'APPRENTISSAGE CABLE, CE QUI INTERDIT LE CHANGEMENT DE CET ALGORITHME APRES LA REALISATION D'UN CIRCUIT. JE ME SUIS DONC ATTACHE, AU COURS DE CETTE THESE, A CONCEVOIR UN CIRCUIT MIXTE ANALOGIQUE-NUMERIQUE COMPORTANT UN APPRENTISSAGE PROGRAMMABLE. APRES UNE PRESENTATION GENERALE DES RESEAUX DE NEURONES FORMELS ET DE LA MACHINE DE BOLTZMANN, JE PRESENTE L'ARCHITECTURE DE LA MACHINE DE BOLTZMANN TELLE QUE NOUS L'AVONS CONCUE. JE DECRIS LA CONCEPTION ET LA REALISATION D'UN PROTOTYPE DE SYNAPSE AVEC APPRENTISSAGE COMPRENANT UN PROCESSEUR BIT-SERIE, UN CONVERTISSEUR NUMERIQUE ANALOGIQUE ET UN CONVERTISSEUR TENSION-COURANT. LA DERNIERE PARTIE DE LA THESE EST LA VALIDATION EXPERIMENTALE DES CHOIX THEORIQUES, ET DE LA CONCEPTION QUE J'AI EFFECTUES. EN EFFET DANS CETTE PARTIE JE TESTE LE CIRCUIT PROTOTYPE, PUIS JE METS EN OEUVRE UNE MACHINE DE BOLTZMANN CONSTRUITE AVEC CE CIRCUIT, AFIN DE CONFIRMER SES PERFORMANCES. LE GAIN DE VITESSE PAR RAPPORT A UNE STATION DE TRAVAIL SPARC2 EST DE 25. LES RESULTATS POSITIFS OBTENUS LORS DE CETTE MISE EN OEUVRE NOUS PERMETTENT DE PREPARER LA CONCEPTION D'UN CIRCUIT COMPRENANT BEAUCOUP PLUS DE SYNAPSES
Author: Laurent Alacoque
Publisher:
ISBN:
Category :
Languages : fr
Pages : 144
Get Book Here
Book Description
Ce travail de thèse porte sur l'étude d'une boucle analogique-numérique verrouillée sur l'amplitude du signal d'entrée. Cette boucle possède la particularité de nécessiter un nombre variable de cycles élémentaires pour effectuer la quantification d'un échantillon. Son application à la conversion analogique-numérique constitue une première contribution à la conception d'une nouvelle classe d'architectures de convertisseurs analogiques-numériques. La première partie de ce travail présente un état de l'art de la thèorie de l'échantillonnage et des principales architectures de convertisseurs analogiques-numériques. Le principe de l'architecture de la boucle analogique numérique verrouillée sur l'amplitude sont présentés. Elle est constituée d'un estimateur de la valeur du signal et d'un organe de détection de l'erreur entre le signal et son estimation. La complexité électronique de la boucle est comparable à celle d'un convertisseur à approximations successives de résolution identique. Le chapitre suivant propose trois architectures de convertissseurs analogiques-numériques qui exploitent les particularités de cette boucle. La première architecture produit des échantillons à temps régulier. La période d'échantillonnage est déterminée par le nombre maximum de cycles de quantification. Lorsque le signal est quantifié avant la fin de cette période, le coeur du convertisseur est mis hors-tension pendant la durée des cycles restants pour déterminer la consommation du système. La deuxième architecture produit des échantillons à temps irrégulier où les instants d'échantillonnage sont des multiples de la période d'un cycle élémentaire. A l'inverse de l'architecture précédente, un nouveau cycle de conversion débute dès la fin de la quantification d'un échantillon. La fréquence d'échantillonnage moyenne est ainsi augmentée par rapport au cas précédent. Enfin, la troisième architecture repose sur la logique auto-séquencée et produit des échantillons à temps continu. L'échantillonnage est déclenché par la détection du passage du signal par des valeurs discrètes et le temps est quantifié. Les échantillons obtenus permettent la connaissance du signal sous la forme d'un gabarit à temps continu alors que pour la conversion analogique numérique classique, le signal n'est connu qu'à des instants discrets.
Author: Vincent Fresnaud
Publisher:
ISBN:
Category :
Languages : fr
Pages : 130
Get Book Here
Book Description
De nombreuses recherches tentent d’améliorer les convertisseurs actuels en proposant de nouvelles architectures et de nouveaux procédés de fabrication. Cette évolution est longue et doit s’exécuter étape par étape. Cependant, il est possible d’utiliser des méthodes permettant de compenser les lacunes d’un composant donné avant de franchir l’étape suivante. Ces méthodes de compensation permettent de repousser les limites du composant en attendant la maturité de la génération suivante. Elles permettent également de mieux comprendre les défauts actuels et d’orienter les concepteurs vers des pistes prometteuses pour leurs recherches. C’est dans ce contexte que nous proposons d’étudier l’effet d’une compensation par table de correspondance uni-dimensionnelle (LUT 1D) sur un convertisseur de type à repliement et à interpolation. Afin de remplir cette table de correction, nous proposons d’utiliser et d’optimiser un algorithme d’extraction des non-linéarités du composant, basé sur une analyse fréquentielle du signal converti. Les paramètres sensibles de la méthode de compensation sont ensuite étudiées au travers d’expérimentations menées sur un convertisseur spécialement conçut pour cet objectif. Nous établissons qu’il est possible de calculer une table de correspondance suffisamment robuste indépendamment des variations de fréquences et de température. Finalement, nous proposons une nouvelle méthode d’extraction des paramètres spectraux d’un signal à partir de ressources de calculs très faibles. Cette étude permet d’entamer le processus d’embarquement de la compensation au sein du convertisseur. Cette finalité fait partie des perspectives liées à cette thèse.
Author: FRANCOIS.. AGON
Publisher:
ISBN:
Category :
Languages : fr
Pages : 420
Get Book Here
Book Description
LES PERFORMANCES DES SYSTEMES ELECTRONIQUES SONT ACCRUES PAR L'UTILISATION DU TRAITEMENT NUMERIQUE DU SIGNAL. POUR CELA IL EST NECESSAIRE DE DEVELOPPER DES INTERFACES AVEC LES ACTIONNEURS OU LES CAPTEURS. LES CONVERTISSEURS ANALOGIQUES-NUMERIQUES (CAN) ET NUMERIQUES-ANALOGIQUES (CNA) SONT DES ELEMENTS CONSTITUTIFS DE CES INTERFACES. LA TECHNOLOGIE CMOS, TRES BIEN ADAPTEE A L'INTEGRATION DES FONCTIONS NUMERIQUES, SEMBLERAIT UNE TECHNOLOGIE DE FABRICATION PRIVILEGIEE ; CEPENDANT ELLE N'EST PAS LA PLUS APPROPRIEE POUR LA REALISATION DES FONCTIONS ANALOGIQUES. AINSI LES PERFORMANCES DES CIRCUITS MIXTES RESULTERONT ESSENTIELLEMENT DE CELLES DES FONCTIONS ANALOGIQUES INTEGREES ET, EN PARTICULIER, DE CELLES DES CONVERTISSEURS. L'OBJECTIF DE L'ETUDE CONCERNE LA REALISATION D'UN CAN, EN VUE DE FAIRE UNE CELLULE DE BIBLIOTHEQUE POUR CIRCUITS MIXTES EN TECHNOLOGIE CMOS. DESTINE A UNE UTILISATION GENERALE, CE CIRCUIT DOIT POSSEDER UNE RESOLUTION ELEVEE, UNE GRANDE DYNAMIQUE D'ENTREE, UNE FAIBLE CONSOMMATION ET UN ENCOMBREMENT REDUIT, TOUT EN SOUHAITANT PAR AILLEURS QUE SES PERFORMANCES SOIENT AUSSI INDEPENDANTES QUE POSSIBLE DES CARACTERISTIQUES TECHNOLOGIQUES DU FONDEUR. LA LINEARITE EST UNE CARACTERISTIQUE ESSENTIELLE D'UN TEL CONVERTISSEUR. AFIN D'OBTENIR UNE BONNE LINEARITE, NOUS AVONS DEVELOPPE, DANS UN PREMIER TEMPS, UN CONVERTISSEUR QUI POSSEDE UN ALGORITHME ORIGINAL DE LINEARISATION POUR S'AFFRANCHIR DE L'IMPERFECTION DES COMPOSANTS. DANS UN SECOND TEMPS, AFIN DE PRENDRE EN COMPTE D'AUTRES EFFETS PARASITES MIS EN EVIDENCE LORS DE LA CARACTERISATION DE CE PREMIER CIRCUIT, UNE ANALYSE THEORIQUE A ETE EFFECTUEE POUR ENVISAGER UNE AMELIORATION DE L'ARCHITECTURE PROPOSEE INITIALEMENT. LES TESTS DES CONVERTISSEURS DOIVENT ETRE EFFECTUES DANS DES CONDITIONS PROCHES DE CELLES DE LEUR UTILISATION. LA METHODE DE TEST STATISTIQUE SIMPLE ET FIABLE QUE NOUS AVONS MISE EN UVRE NOUS A PERMIS DE DETERMINER LES ORIGINES DES IMPRECISIONS DE LA CONVERSION, RESULTAT ESSENTIEL POUR EFFECTUER UNE OPTIMISATION DES PERFORMANCES. NOUS AVONS EN OUTRE PROPOSE UNE METHODE ORIGINALE DE MESURE DES TENSIONS D'OFFSET STATIQUE ET DYNAMIQUE DES COMPARATEURS
Author: Benoît Larras
Publisher:
ISBN:
Category :
Languages : fr
Pages : 147
Get Book Here
Book Description
Les réseaux de neurones artificiels permettent de résoudre des problèmes que des processeurs classiques ne peuvent pas résoudre sans utiliser une quantité considérable de ressources matérielles. L'analyse et la classification de multiples signaux en sont des exemples. Ces réseaux sont de plus en plus implantés sur des circuits intégrés. Ils ont ainsi pour but d'augmenter les capacités de calcul de processeurs ou d'effectuer leur traitement dans des systèmes embarqués. Dans ce contexte, la surface et la consommation d'énergie du circuit sont prépondérantes. Cependant, le nombre de connexions élevé entre les neurones limite l'intégration d'un réseau contenant un nombre de neurones de l'ordre de la centaine. Le modèle des réseaux de neurones à cliques permet de réduire la densité de connexions au sein d'un réseau, tout en gardant une capacité de stockage d'information plus grande que les modèles standards de réseaux de neurones. Ce modèle est donc approprié pour implanter un réseau de grande taille, à condition de l'intégrer de façon à garder la faible complexité de ses fonctions, pour consommer un minimum d'énergie. Dans cette thèse, un circuit mixte analogique/numérique implantant le modèle des réseaux de neurones à cliques est proposé, ainsi que plusieurs architectures de réseau pouvant contenir un nombre indéterminé de neurones. Cela permet de construire des réseaux de neurones à cliques contenant jusqu'à plusieurs milliers de neurones et consommant peu d'énergie. Pour valider ces concepts, un prototype d'un réseau de neurones à cliques contenant trente neurones sur puce a enfin été fabriqué et testé, en utilisant la technologie Si CMOS 65 nm.
Author: Hugues Gérald Nono Wouafo
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
De nos jours, les réseaux de neurones artificiels sont largement utilisés dans de nombreusesapplications telles que le traitement d'image ou du signal. Récemment, un nouveau modèlede réseau de neurones a été proposé pour concevoir des mémoires associatives, le GBNN(Gripon-Berrou Neural Network). Ce modèle offre une capacité de stockage supérieure àcelle des réseaux de Hopfield lorsque les informations à mémoriser ont une distributionuniforme. Des méthodes améliorant leur performance pour des distributions non-uniformesainsi que des architectures matérielles mettant en œuvre les réseaux GBNN ont étéproposés. Cependant, ces solutions restent très coûteuses en ressources matérielles, et lesarchitectures proposées sont restreintes à des réseaux de tailles fixes et sont incapables depasser à l'échelle.Les objectifs de cette thèse sont les suivants : (1) concevoir des modèles inspirés du modèle GBNN et plus performants que l'état de l'art, (2) proposer des architectures moins coûteusesque les solutions existantes et (3) concevoir une architecture générique configurable mettanten œuvre les modèles proposés et capable de manipuler des réseaux de tailles variables.Les résultats des travaux de thèse sont exposés en plusieurs parties. Le concept de réseaux àclones de neurone et ses différentes instanciations sont présentés dans un premier temps. Cesréseaux offrent de meilleures performances que l'état de l'art pour un coût mémoireidentique lorsqu'une distribution non-uniforme des informations à mémoriser estconsidérée. Des optimisations de l'architecture matérielle sont ensuite introduites afin defortement réduire le coût en termes de ressources. Enfin, une architecture générique capablede passer à l'échelle et capable de manipuler des réseaux de tailles variables est proposée.
Author: Antoine Joubert
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Les récentes évolutions en microélectronique nécessitent une attention particulière lors de la conception d'un circuit. Depuis les noeuds technologiques de quelques dizaines de nanomètres, les contraintes de consommation deviennent prépondérantes. Pour répondre à ce problème, les concepteurs se penchent aujourd'hui sur l'utilisation d'architectures multi-coeurs hétérogènes incluant des accélérateurs matériels dotés d'une grande efficacité énergétique. Le maintien des spécifications d'un circuit apparait également essentiel à l'heure où sa fabrication est de plus en plus sujette à la variabilité et aux défauts. Il existe donc un réel besoin pour des accélérateurs robustes. Les architectures neuromorphiques, et notamment les réseaux de neurones à impulsions, offrent une bonne tolérance aux défauts, de part leur parallélisme massif, et une aptitude à exécuter diverses applications à faible coût énergétique. La thèse défendue se présente sous deux aspects. Le premier consiste en la conception d'un neurone analogique robuste et à son intégration dans un accélérateur matériel neuro-inspiré à des fins calculatoires. Cet opérateur mathématique à basse consommation a été dimensionné puis dessiné en technologie 65 nm. Intégré au sein de deux circuits, il a pu être caractérisé dans l'un d'entre eux et ainsi démontrer la faisabilité d'opérations mathématiques élémentaires. Le second objectif est d'estimer, à plus long terme, l'impact des nouvelles technologies sur le développement de ce type d'architecture. Ainsi, les axes de recherches suivis ont permis d'étudier un passage vers un noeud technologique très avancé, les opportunités procurées par des Through-Silicon-Vias ou encore, l'utilisation de mémoires résistives à changement de phase ou à filament conducteur.
Author: Olivier Collin
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
