Modèle et algorithme d'ordonnancement pour architectures reconfigurables dynamiquement PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Modèle et algorithme d'ordonnancement pour architectures reconfigurables dynamiquement PDF full book. Access full book title Modèle et algorithme d'ordonnancement pour architectures reconfigurables dynamiquement by Imène Benkermi. Download full books in PDF and EPUB format.
Author: Imène Benkermi
Publisher:
ISBN:
Category :
Languages : fr
Pages : 140
Get Book Here
Book Description
Avec l'augmentation de la complexité des applications multimédia, notamment, dans le domaine de l'embarqué, les concepteurs s'orientent de plus en plus vers l'utilisation des systèmes sur puce ou SoC (System on Chip). Ces architectures sont bien adaptées pour répondre au mieux aux exigences de mobilité, de miniaturisation et de diversité dans les types de traitements induits dans le multimédia (traitement intensif de données et contrôle). Elles peuvent intégrer des composants différents, tels que des processeurs, des accélérateurs matériels et des unités reconfigurables sur une même puce afin d'accélérer l'exécution de ces applications sur les unités de traitement spécifiques ou généralistes, selon les besoins. En particulier, la présence d'unités reconfigurables, permet d'adapter l'architecture à la variété de traitements des applications considérées sur des données de nature et de taille différentes. L'émergence de ce type d'architectures fortement hétérogène nécessite l'emploi d'outils et de méthodes qui tiennent compte de leurs spécificités. Cette thèse s'inscrit dans cette thématique et a ainsi pour objectif d'apporter des solutions logicielles à la spécificité des architectures considérées. Une modélisation système est proposée afin d'identifier le maximum d'éléments logiciels, matériels et intergiciels pouvant intervenir dans ces architectures ainsi que leurs interactions. La partie ordonnanceur du système d'exploitation qui gère le partage des ressources de calcul d'un SoC entre les différentes tâches de l'application, est ensuite étudiée. La contribution de la méthode d'ordonnancement présentée dans cette thèse réside dans la prise en compte, en-ligne, du caractère hétérogène des contraintes temporelles pouvant caractériser les applications à exécuter sur les architectures hétérogènes considérées. Pour atteindre ces objectifs, une méthode approchée basée sur les réseaux de neurones est proposée.
Author: Imène Benkermi
Publisher:
ISBN:
Category :
Languages : fr
Pages : 140
Get Book Here
Book Description
Avec l'augmentation de la complexité des applications multimédia, notamment, dans le domaine de l'embarqué, les concepteurs s'orientent de plus en plus vers l'utilisation des systèmes sur puce ou SoC (System on Chip). Ces architectures sont bien adaptées pour répondre au mieux aux exigences de mobilité, de miniaturisation et de diversité dans les types de traitements induits dans le multimédia (traitement intensif de données et contrôle). Elles peuvent intégrer des composants différents, tels que des processeurs, des accélérateurs matériels et des unités reconfigurables sur une même puce afin d'accélérer l'exécution de ces applications sur les unités de traitement spécifiques ou généralistes, selon les besoins. En particulier, la présence d'unités reconfigurables, permet d'adapter l'architecture à la variété de traitements des applications considérées sur des données de nature et de taille différentes. L'émergence de ce type d'architectures fortement hétérogène nécessite l'emploi d'outils et de méthodes qui tiennent compte de leurs spécificités. Cette thèse s'inscrit dans cette thématique et a ainsi pour objectif d'apporter des solutions logicielles à la spécificité des architectures considérées. Une modélisation système est proposée afin d'identifier le maximum d'éléments logiciels, matériels et intergiciels pouvant intervenir dans ces architectures ainsi que leurs interactions. La partie ordonnanceur du système d'exploitation qui gère le partage des ressources de calcul d'un SoC entre les différentes tâches de l'application, est ensuite étudiée. La contribution de la méthode d'ordonnancement présentée dans cette thèse réside dans la prise en compte, en-ligne, du caractère hétérogène des contraintes temporelles pouvant caractériser les applications à exécuter sur les architectures hétérogènes considérées. Pour atteindre ces objectifs, une méthode approchée basée sur les réseaux de neurones est proposée.
Author: François Duhem (auteur d'une thèse intitulée Méthodologie de conception d'architectures reconfigurables dynamiquement pour des applications temps-réel)
Publisher:
ISBN:
Category :
Languages : fr
Pages : 116
Get Book Here
Book Description
La reconfiguration dynamique des FPGA, malgré des caractéristiques intéressantes, peine à s’installer dans l’industrie principalement pour deux raisons. Tout d’abord, les performances du contrôleur natif développé par Xilinx sont faibles et pourront résulter en un rapport entre le temps de reconfiguration et la période de la tâche trop importante pour une implémentation dynamique. Ensuite, le développement d’une application reconfigurable dynamiquement demande un effort plus conséquent, notamment concernant l’ordonnancement des tâches. Il est en effet impossible d’évaluer une architecture et/ou un algorithme d’ordonnancement pour vérifier si l’application respectera bien ses contraintes de temps avant la phase d’implémentation. Cette thèse s’inscrit dans ce contexte et propose des solutions aux problématiques énoncées précédemment. Dans un premier temps, nous présenterons FaRM, un contrôleur de reconfiguration dynamique capable d’atteindre les limites théoriques de la technologie grâce à un algorithme de compression efficient et une architecture optimisée. Ensuite, nous présenterons RecoSim, un simulateur d’architectures reconfigurables en SystemC modélisant à un haut niveau d’abstraction un tel système. Basé sur un modèle de coût du temps de reconfiguration avec FaRM, RecoSim permet notamment le développement et l’évaluation d’algorithmes d’ordonnancement, qui sont des éléments clés des architectures temps-réel. Finalement, nous montrerons comment ces premières contributions sont utilisées au sein de FoRTReSS, un flot d’exploration d’architectures intégré avec les outils de développement Xilinx. Ces travaux ont été effectués dans le cadre du projet ANR ARDMAHN.
Author: Robin Bonamy
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
L'utilisation des accélérateurs reconfigurables, pour la conception de system-on-chip hétérogènes, offre des possibilités intéressantes d'augmentation des performances et de réduction de la consommation d'énergie. En effet, ces accélérateurs sont couramment utilisés en complément d'un (ou de plusieurs) processeur(s) pour permettre de décharger celui-ci (ceux-ci) des calculs intensifs et des traitements de flots de données. Le concept de reconfiguration dynamique, supporté par certains constructeurs de FPGA, permet d'envisager des systèmes beaucoup plus flexibles en offrant notamment la possibilité de séquencer temporellement l'exécution de blocs de calcul sur la même surface de silicium, réduisant alors les besoins en ressources d'exécution. Cependant, la reconfiguration dynamique n'est pas sans impact sur les performances globales du système et il est difficile d'estimer la répercussion des décisions de configuration sur la consommation d'énergie. L'objectif principal de cette thèse consiste à proposer une méthodologie d'exploration permettant d'évaluer l'impact des choix d'implémentation des différentes tâches d'une application sur un system-on-chip contenant une ressource reconfigurable dynamiquement, en vue d'optimiser la consommation d'énergie ou le temps d'exécution. Pour cela, nous avons établi des modèles de consommation des composants reconfigurables, en particulier les FPGAs, qui permettent d'aider le concepteur dans son design. À l'aide d'une méthodologie de mesure sur Virtex-5, nous montrons dans un premier temps qu'il est possible de générer des accélérateurs matériels de tailles variées ayant des performances temporelles et énergétiques diverses. Puis, afin de quantifier les coûts d'implémentation de ces accélérateurs, nous construisons trois modèles de consommation de la reconfiguration dynamique partielle. Finalement, à partir des modèles définis et des accélérateurs produits, nous développons un algorithme d'exploration des solutions d'implémentation pour un système complet. En s'appuyant sur une plate-forme de modélisation à haut niveau, celui-ci analyse les coûts d'implémentation des tâches et leur exécution sur les différentes ressources disponibles (processeur ou région configurable). Les solutions offrant les meilleures performances en fonction des contraintes de conception sont retenues pour être exploitées.
Author: John W. McCormick
Publisher: Cambridge University Press
ISBN: 1139500007
Category : Computers
Languages : en
Pages : 387
Get Book Here
Book Description
The arrival and popularity of multi-core processors has sparked a renewed interest in the development of parallel programs. Similarly, the availability of low-cost microprocessors and sensors has generated a great interest in embedded real-time programs. This book provides students and programmers whose backgrounds are in traditional sequential programming with the opportunity to expand their capabilities into parallel, embedded, real-time and distributed computing. It also addresses the theoretical foundation of real-time scheduling analysis, focusing on theory that is useful for actual applications. Written by award-winning educators at a level suitable for undergraduates and beginning graduate students, this book is the first truly entry-level textbook in the subject. Complete examples allow readers to understand the context in which a new concept is used, and enable them to build and run the examples, make changes, and observe the results.
Author: Xavier Begaud
Publisher: John Wiley & Sons
ISBN: 1118586573
Category : Technology & Engineering
Languages : en
Pages : 217
Get Book Here
Book Description
Ultra Wide Band Technology (UWB) has reached a level of maturity that allows us to offer wireless links with either high or low data rates. These wireless links are frequently associated with a location capability for which ultimate accuracy varies with the inverse of the frequency bandwidth. Using time or frequency domain waveforms, they are currently the subject of international standards facilitating their commercial implementation. Drawing up a complete state of the art, Ultra Wide Band Antennas is aimed at students, engineers and researchers and presents a summary of internationally recognized studies.
Author: Alain Sibille
Publisher: Academic Press
ISBN: 0123821959
Category : Technology & Engineering
Languages : es
Pages : 385
Get Book Here
Book Description
Foreword from Arogyaswami Paulraj, Professor (Emeritus), Stanford University (USA) - The first book to show how MIMO principles can be implemented in today's mobile broadband networks and components - Explains and solves some of the practical difficulties that arise in designing and implementing MIMO systems - Both theory and implementation sections are written in the context of the most recent standards: IEEE 802.11n (WiFi); IEEE 802.16 (WIMAX); 4G networks (3GPP/3GPP2, LTE)
Author: Patrice Quinton
Publisher:
ISBN:
Category : Computers
Languages : en
Pages : 392
Get Book Here
Book Description
A survey of systolic algorithms, this volume also covers systolic architecture and automatic synthesis methodologies for the design of systolic arrays. Exercises are included.
Author: Yves Robert
Publisher: CRC Press
ISBN: 1420072749
Category : Business & Economics
Languages : en
Pages : 334
Get Book Here
Book Description
Full of practical examples, Introduction to Scheduling presents the basic concepts and methods, fundamental results, and recent developments of scheduling theory. With contributions from highly respected experts, it provides self-contained, easy-to-follow, yet rigorous presentations of the material.The book first classifies scheduling problems and
Author: Anne Benoit
Publisher: CRC Press
ISBN: 1439898138
Category : Computers
Languages : en
Pages : 380
Get Book Here
Book Description
Presenting a complementary perspective to standard books on algorithms, A Guide to Algorithm Design: Paradigms, Methods, and Complexity Analysis provides a roadmap for readers to determine the difficulty of an algorithmic problem by finding an optimal solution or proving complexity results. It gives a practical treatment of algorithmic complexity and guides readers in solving algorithmic problems. Divided into three parts, the book offers a comprehensive set of problems with solutions as well as in-depth case studies that demonstrate how to assess the complexity of a new problem. Part I helps readers understand the main design principles and design efficient algorithms. Part II covers polynomial reductions from NP-complete problems and approaches that go beyond NP-completeness. Part III supplies readers with tools and techniques to evaluate problem complexity, including how to determine which instances are polynomial and which are NP-hard. Drawing on the authors’ classroom-tested material, this text takes readers step by step through the concepts and methods for analyzing algorithmic complexity. Through many problems and detailed examples, readers can investigate polynomial-time algorithms and NP-completeness and beyond.
Author: Roberto Verdone
Publisher: Springer Science & Business Media
ISBN: 144712314X
Category : Computers
Languages : en
Pages : 696
Get Book Here
Book Description
Reporting the findings of COST 2100, a major European intergovernmental project, this volume offers system designers a good source of guidelines based on channel characterization and measurement-based modeling, as well as worthwhile ideas for future research.
