Etude de la décharge électrostatique définie par le modèle du composant chargé CDM sur les circuits intégrés CMOS PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Etude de la décharge électrostatique définie par le modèle du composant chargé CDM sur les circuits intégrés CMOS PDF full book. Access full book title Etude de la décharge électrostatique définie par le modèle du composant chargé CDM sur les circuits intégrés CMOS by Cédric Goëau. Download full books in PDF and EPUB format.
Author: Cédric Goëau
Publisher:
ISBN:
Category :
Languages : fr
Pages : 147
Get Book Here
Book Description
Les décharges électrostatiques (ESD) modélisées par le composant chargé (CDM) sont un problème de fiabilité majeur des circuits intégrés accentué par la réduction des dimensions des transistors CMOS. Cette thèse expose en détail la problématique associée au test CDM et à sa modélisation en vue de la prédiction de l'effet de la décharge sur le circuit pour ensuite le protéger efficacement par des protections intégrées. Le CDM est étudié à une échelle globale pour prédire l'influence du testeur ou du boîtier du circuit sur le courant de décharge et à une échelle locale pour simuler les contraintes électriques appliquées au circuit. Ces contraintes étant des courants de plusieurs ampères durant quelques nanosecondes, nous exposons différents moyens pour étudier le comportement des composants de protection pendant la décharge et nous proposons une nouvelle mesure pour étudier leurs déclenchements transitoires sur des stress de temps de montée d'une cinquantaine de picosecondes.
Author: Cédric Goëau
Publisher:
ISBN:
Category :
Languages : fr
Pages : 147
Get Book Here
Book Description
Les décharges électrostatiques (ESD) modélisées par le composant chargé (CDM) sont un problème de fiabilité majeur des circuits intégrés accentué par la réduction des dimensions des transistors CMOS. Cette thèse expose en détail la problématique associée au test CDM et à sa modélisation en vue de la prédiction de l'effet de la décharge sur le circuit pour ensuite le protéger efficacement par des protections intégrées. Le CDM est étudié à une échelle globale pour prédire l'influence du testeur ou du boîtier du circuit sur le courant de décharge et à une échelle locale pour simuler les contraintes électriques appliquées au circuit. Ces contraintes étant des courants de plusieurs ampères durant quelques nanosecondes, nous exposons différents moyens pour étudier le comportement des composants de protection pendant la décharge et nous proposons une nouvelle mesure pour étudier leurs déclenchements transitoires sur des stress de temps de montée d'une cinquantaine de picosecondes.
Author: Yuan Gao
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Dans l'industrie semiconducteur, une décharge électrostatique peut se produire tout au long de la vie d'une puce électronique, et constitue un vrai problème pour la fiabilité du circuit intégré et une cause majeure de défaillance. Un nouveau modèle, modèle du composant chargé (CDM, Charged Device Model) a été récemment développé pour simuler un composant chargé qui se décharge au travers d'une de ses broches vers la masse. La forme d'onde d'une telle décharge se présente comme une impulsion de courant de grande amplitude (15A pour un CDM de 1KV sur une capacité de charge de 10pF) d'une durée de seulement quelques nanosecondes. En effet, il est de plus en plus courant de constater des signatures de défaillance ESD au coeur des circuits intégrés, généralement des claquages d'oxyde qui sont typiquement induites par les décharges CDM. Une protection ESD ayant une dynamique de déclenchement inappropriée ou la circulation d'un fort courant de décharge (dans le substrat ou sur les pistes métalliques) peut induire localement des variations de potentiel suffisantes pour endommager les oxydes (3-5nm d'épaisseur pour la technologie CMOS 45nm). Face aux défis de la décharge CDM, dans cette thèse, nous nous sommes intéressée d'abord à la détection et la compréhension des défauts latents induits par les stress CDM dans les circuits intégrés, en utilisant une technique de haute sensibilité, « la mesure de bruit en basse fréquence ». Un convertisseur DC-DC a été stressé par le test CDM, après chaque étape de traitement (stockage, recuit, et vieillissement), et l'évolution des défauts latents générés a été étudiée. Ensuite, nous avons proposé une méthodologie de modélisation du circuit intégré complet afin de simuler la stratégie de protection vis-à-vis des stress CDM en limitant les problèmes de convergence de simulation. Son originalité réside dans la modélisation de la résistance du substrat en très forte injection adaptée à la décharge CDM à l'aide de la mesure VF-TLP (Very Fast Transmission Line Pulsing) et de la simulation physique 2D et 3D. La méthodologie a été validée sur une technologie CMOS avancée 45nm et une technologie BiCMOS 0,25mm). A la fin, la méthodologie de simulation CDM a été validée sur un produit commercial.
Author: CHRISTEL.. BUJ
Publisher:
ISBN:
Category :
Languages : fr
Pages : 240
Get Book Here
Book Description
CE MEMOIRE TRAITE DE L'ANALYSE DU PHENOMENE DE DECHARGE ELECTROSTATIQUE (ESD) DANS LES TECHNOLOGIES CMOS. LES DECHARGES ELECTROSTATIQUES SONT DES PHENOMENES TRES RAPIDES POUVANT CONDUIRE A DES NIVEAUX DE COURANT IMPORTANTS. LES DEFAILLANCES DUES AUX ESD SONT SOUVENT CAUSEES PAR DE BRUTALES AUGMENTATIONS LOCALES DE TEMPERATURE DUES A UN ECHAUFFEMENT LORS DE L'IMPULSION. LE COMPORTEMENT PHYSIQUE DE CE PROCEDE D'EMBALLEMENT THERMIQUE, APPELE SECOND CLAQUAGE, A ETE ANALYSE EN ETUDIANT LE COUPLAGE DES EFFETS ELECTRIQUES ET THERMIQUES. CETTE ETUDE DEBUTE SUR UNE ANALYSE DE LA MODELISATION DES EFFETS ELECTROTHERMIQUES. LA BASE PHYSIQUE UTILISEE POUR CE MODELE TIENT COMPTE DE SIMPLIFICATIONS EMISES DANS LE CADRE DE NOS APPLICATIONS. LA VALIDATION DE CE MODELE PASSE PAR L'ETUDE DE STRUCTURES SIMPLES, TELLES QUE RESISTANCES ET DIODES. L'ETUDE DE LA DIODE, CONSACREE A LA VALIDATION DU MODELE ELECTROTHERMIQUE PAR L'EXPERIENCE, A PERMIS DE METTRE EN EVIDENCE L'EVOLUTION DU CLAQUAGE THERMIQUE. LES DIFFERENTS MODES DE FOCALISATION ONT ETE REPRESENTES ET EXPLIQUES. LES NIVEAUX DE DEFAILLANCE PREDITS PAR LA SIMULATION SONT EN BON ACCORD AVEC LES RESULTATS EXPERIMENTAUX. CETTE VALIDATION EST SUIVIE D'UNE ETUDE SUR LES TRANSISTORS NMOS, POINT CRITIQUE DES PROTECTIONS DE SORTIE ACTUELLES. L'ANALYSE DE L'IMPACT DES BRIQUES DE BASE SUR LA TENUE AUX ESD A PERMIS DE METTRE EN EVIDENCE LES DIFFERENTS MECANISMES DE DEGRADATIONS DES DISPOSITIFS NMOS. ENFIN, LA SIMULATION ELECTROTHERMIQUE DES TRANSISTORS NMOS NOUS A PERMIS DE COMPRENDRE LES MECANISMES DE DEFAILLANCE ET D'ANALYSER LA FRAGILITE DE CERTAINES ARCHITECTURES DE DRAIN
Author: Philippe Perdu
Publisher:
ISBN:
Category :
Languages : fr
Pages : 490
Get Book Here
Book Description
NOUS UTILISONS LE CONTRASTE DE POTENTIEL LORS DE L'ANALYSE DE DEFAILLANCE DE CIRCUITS INTEGRES. CE CONTRASTE RESULTE DE L'OBSERVATION D'UN CIRCUIT INTEGRE EN FONCTIONNEMENT DANS UN MICROSCOPE ELECTRONIQUE A BALAYAGE. LE RELEVE DE TENSIONS CONTINUES EST PERTURBE PAR L'ACCUMULATION DE CHARGES POSITIVES DANS LA COUCHE DE PASSIVATION DES CIRCUITS INTEGRES. L'ANALYSE DE CE PHENOMENE DE CHARGE, MONTRE LES LIMITES DU MODELE DE LA BARRIERE DE POTENTIEL. NOUS AVONS ETABLI UN MODELE ELECTROSTATIQUE BASE SUR LE CALCUL DU CHAMP ELECTRIQUE EN TOUT POINT DE L'ISOLANT ET DE LA CHAMBRE DU MICROSCOPE. PAR SES EFFETS SUR LA TRAJECTOIRE DES ELECTRONS SECONDAIRES, CE CHAMP MODIFIE LE SPECTRE ET LE TAUX DE REEMISSION. LES VALEURS THEORIQUES OBTENUES CORRESPONDENT AUX VALEURS EXPERIMENTALES ET MONTRENT QU'UN CONTRASTE DE POTENTIEL STATIQUE PEUT ETRE RELEVE SI LA COUCHE DE PASSIVATION EST RECOUVERTE D'UNE COUCHE CONDUCTRICE. LE SONT DES SOLUTIONS POSSIBLES POUR ELIMINER CETTE CHARGE, NOUS POUVONS GRAVER LA COUCHE DE PASSIVATION OU LA COUVRIR D'UNE COUCHE ANTISTATIQUE. LA GRAVURE SECHE, MOINS RISQUEE QUE LA GRAVURE PAR VOIE HUMIDE, PEUT INDUIRE DES DERIVES PARAMETRIQUES, FORMER DES TRANCHEES ET GRAVER DES JOINTS DE GRAIN. LE DEPOT DE LIQUIDE PRESENTE UNE FAIBLE REPRODUCTIBILITE, UN EFFET LIMITE DANS LE TEMPS ET UNE POLLUTION DU CIRCUIT. LES DEPOTS DE CARBONE PAR EVAPORATION SONT REPRODUCTIBLES, UNIFORMES ET OPTIMISABLES. ILS N'ALTERENT NI LE CIRCUIT NI SON COMPORTEMENT ELECTRIQUE. ILS NE SONT PAS EFFICACES DANS TOUS LES CAS. A L'AIDE DE TROIS PLANS D'EXPERIENCES, L'ETUDE DES CONSEQUENCES DES TECHNIQUES DE PREPARATION SUR LA SENSIBILITE DU COMPOSANT A L'IRRADIATION CAUSEE PAR LE FAISCEAU D'ELECTRONS PRIMAIRES MONTRE QUE LES CIRCUITS GRAVES SONT LES PLUS SENSIBLES
Author: Chen, Xi
Publisher:
ISBN:
Category :
Languages : fr
Pages : 234
Get Book Here
Book Description
LA REDUCTION DE L'EMISSION PARASITE EST DEVENUE UNE CONTRAINTE MAJEURE DANS LA CONCEPTION DES CIRCUITS INTEGRES. PORTANT INITIALEMENT SUR LES EQUIPEMENTS ELECTRONIQUES, LA CONTRAINTE DE COMPATIBILITE ELECTROMAGNETIQUE S'EST REPERCUTEE SUR LE COMPOSANT LUI MEME, DU FAIT DE L'EVOLUTION TECHNOLOGIQUE ET DE L'AVENEMENT DES SYSTEMES SUR PUCE. LES CIRCUITS INTEGRES DOIVENT DE CE FAIT ETRE SELECTIONNES, AINSI QUE LEURS COMPOSANTS ENVIRONNANTS, DE MANIERE A RESPECTER LES CONTRAINTES CEM DE L'EQUIPEMENT. CEPENDANT, LE COMPORTEMENT CEM DU COMPOSANT FAIT ENCORE RAREMENT PARTIE DE LA SPECIFICATION INITIALE DE CONCEPTION. DE PLUS, NI METHODOLOGIE, NI OUTILS DE SIMULATION PERFORMANTS NE SONT DISPONIBLE. NOTRE TRAVAIL DE THESE CONSISTE, D'UNE PART, A METTRE EN UVRE DES METHODES DE MESURES FIABLES POUR CARACTERISER L'EMISSION PARASITE DU COMPOSANT. CES METHODES S'APPLIQUENT AU MODE CONDUIT ET RAYONNE, SONT REPRODUCTIVES AFIN DE PERMETTRE DE COMPARER ET EVALUER DIFFERENTS PRODUITS. D'AUTRE PART, NOTRE EFFORT A PORTE SUR LA CONSTRUCTION D'UN MODELE GENERAL DU COMPOSANT AFIN DE PREDIRE L'EMISSION PARASITE DE MANIERE SIMPLE ET PRECISE DE 1 A 1000 MHZ. CETTE APPROCHE PERMET D'ANALYSER L'IMPACT DE TECHNIQUES DE REDUCTION D'EMISSION AVANT LA FABRICATION DU COMPOSANT. NOUS AVONS DECRIT DIFFERENTES TECHNIQUES DE REDUCTION DE L'EMISSION PARASITE AU NIVEAU CIRCUIT INTEGRE ET BOITIER. LE MODELE CEM PROPOSE RESPECTE LA CONFIDENTIALITE DE LA STRUCTURE ET DE LA TECHNOLOGIE, TOUT EN ETANT COMPATIBLE AVEC LES OUTILS DE SIMULATION. LE MODELE EST GENERIQUE, PERMETTANT DE S'ADAPTER A TOUS TYPES DE COMPOSANTS, DES ASIC AUX MICROPROCESSEURS, A DES FINS DE NORMALISATION DE LA DESCRIPTION CEM DES COMPOSANTS. LE TRAVAIL A ETE CONDUIT EN COOPERATION AVEC ST MICROELECTRONICS
Author: Frédéric Barbier
Publisher:
ISBN:
Category :
Languages : fr
Pages : 216
Get Book Here
Book Description
Les décharges électrostatiques (esd) présentent un réel problème de fiabilité pour les circuits intégrés. Ainsi, les fabricants de semi-conducteurs et les assembleurs de systèmes diminuent les risques d'apparition de ces décharges en contrôlant l'environnement des circuits intégrés. Pour améliorer cette protection, il est nécessaire d'ajouter des structures dédiées directement sur silicium. Les travaux présentés dans cette thèse se situent au niveau de l'amélioration de la protection des circuits intégrés en optimisant les structures dédiées. Celles-ci doivent être ensuite implémentées dans une stratégie de protection performante qui doit être adaptée aux contraintes fonctionnelles du circuit à protéger. Par exemple, afin de résoudre la forte dépendance en température du courant de fuite d'un dispositif de protection des alimentations, une optimisation de ce dernier a été menée. Elle a permis de diminuer son courant de fuite mais aussi d'améliorer ses performances vis-à-vis des décharges électrostatiques. Au travers d'études de cas en technologie cmos et bicmos, les stratégies de protection distribuées (utilisant majoritairement des thyristors) et centralisées (basées sur des diodes et des dispositifs de protection des alimentations), ont été abordés. Les études menées dans ce manuscrit proposent à la fois un composant de protection des alimentations, optimisé, s'intégrant aussi parfaitement dans une stratégie de protection centralisée efficace pour les cellules d'entrées/sorties.
Author: Géraldine Bertrand
Publisher:
ISBN:
Category :
Languages : fr
Pages : 140
Get Book Here
Book Description
Avec la réduction des dimensions lithographiques et l'introduction de nouveaux procédés technologiques, les circuits intégrés sont devenus plus vulnérables aux décharges électrostatiques (ESD). Ainsi, pour minimiser le nombre d'itérations de masques liées à ce problème, il faut désormais prendre en compte l'ESD très tôt dans le développement de nouveaux produits et, pour cela, pouvoir prédire l'efficacité d'une stratégie de protection. La mise à disposition de bibliothèques d'éléments de protection optimisés, incluant leur dessin technologique ainsi qu'un modèle électrique de type SPICE, répond à ce besoin. Cependant, les structures de protection contre les ESD sont des composants qui fonctionnent dans des régimes de claquage par avalanche et de fort courant qui ne sont pas décrits par les modèles SPICE standards. Nous présentons dans notre mémoire une méthodologie permettant l'extension des modèles classiques à ces domaines, dans le cas de deux structures respectivement utilisées en technologies BiCMOS et CMOS analogique : le transistor bipolaire NPN vertical autopolarisé, et le transistor NMOS qui fonctionne grâce à l'action de son transistor NPN latéral parasite. Cette méthodologie repose sur une analyse approfondie des mécanismes de fonctionnement et de défaillance des composants à l'aide de simulations physiques bidimensionnelles, de caractérisations en impulsion (TLP) et d'expériences de microscopie à émission lumineuse (EMMI).
Author: Josef Lutz
Publisher:
ISBN: 9783319709185
Category : Electronic book
Languages : en
Pages :
Get Book Here
Book Description
This book discusses semiconductor properties, pn-junctions and the physical phenomena for understanding power devices in depth. Working principles of state-of-the-art power diodes, thyristors, MOSFETs and IGBTs are explained in detail, as well as key aspects of semiconductor device production technology. Special peculiarities of devices from the ascending semiconductor materials SiC and GaN are discussed. This book presents significant improvements compared to its first edition. It includes chapters on packaging and reliability. The chapter on semiconductor technology is written in a more in-depth way by considering 2D- and high concentration effects. The chapter on IGBTs is extended by new technologies and evaluation of its potential. An extended theory of cosmic ray failures is presented. The range of certain important physical relationships, doubted in recent papers for use in device simulation, is cleared and substantiated in this second edition.
Author: Dr. Reinaldo J. Perez
Publisher: John Wiley & Sons
ISBN: 111908279X
Category : Science
Languages : en
Pages : 768
Get Book Here
Book Description
A comprehensive resource that explores electromagnetic compatibility (EMC) for aerospace systems Handbook of Aerospace Electromagnetic Compatibility is a groundbreaking book on EMC for aerospace systems that addresses both aircraft and space vehicles. With contributions from an international panel of aerospace EMC experts, this important text deals with the testing of spacecraft components and subsystems, analysis of crosstalk and field coupling, aircraft communication systems, and much more. The text also includes information on lightning effects and testing, as well as guidance on design principles and techniques for lightning protection. The book offers an introduction to E3 models and techniques in aerospace systems and explores EMP effects on and technology for aerospace systems. Filled with the most up-to-date information, illustrative examples, descriptive figures, and helpful scenarios, Handbook of Aerospace Electromagnetic Compatibility is designed to be a practical information source. This vital guide to electromagnetic compatibility: • Provides information on a range of topics including grounding, coupling, test procedures, standards, and requirements • Offers discussions on standards for aerospace applications • Addresses aerospace EMC through the use of testing and theoretical approaches Written for EMC engineers and practitioners, Handbook of Aerospace Electromagnetic Compatibility is a critical text for understanding EMC for aerospace systems.
Author: Jean Goubault-Larrecq
Publisher: Springer Science & Business Media
ISBN: 9781402003684
Category : Computers
Languages : en
Pages : 448
Get Book Here
Book Description
Interest in computer applications has led to a new attitude to applied logic in which researchers tailor a logic in the same way they define a computer language. In response to this attitude, this text for undergraduate and graduate students discusses major algorithmic methodologies, and tableaux and resolution methods. The authors focus on first-order logic, the use of proof theory, and the computer application of automated searches for proofs of mathematical propositions. Annotation copyrighted by Book News, Inc., Portland, OR
