Author: Christian CAILLON
Publisher:
ISBN:
Category :
Languages : fr
Pages : 228
Book Description
Contribution à l'élaboration d'une méthodologie de conception de circuits intégrés analogiques à transistors MOS
Author: Christian CAILLON
Publisher:
ISBN:
Category :
Languages : fr
Pages : 228
Book Description
Publisher:
ISBN:
Category :
Languages : fr
Pages : 228
Book Description
Contribution à l'étude des effets de la réduction des dimensions du transistor MOS
Author: Jean-Georges Kiefer
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Book Description
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Book Description
CONTRIBUTION A LA DEFINITION D'UNE METHODOLOGIE DE CONCEPTION STRUCTUREE D'ASIC MIXTES
Author: AKILA.. ZOUYED
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Book Description
LE TRAVAIL PRESENTE ICI EST UN ENSEMBLE DE PROPOSITIONS VISANT A MIEUX STRUCTURER LA CONCEPTION DES CIRCUITS INTEGRES ANALOGIQUES DE TYPE MOS. ELLES S'INSPIRENT DES METHODES DEVELOPPEES POUR LA CONCEPTION DES CIRCUITS INTEGRES LOGIQUES, ET QUI ONT FAIT LA PREUVE DE LEUR EFFICACITE. PLUS PARTICULIEREMENT NOUS PROPOSONS UNE METHODE SIMPLE DE PASSAGE D'UNE DESCRIPTION FONCTIONNELLE D'UN CIRCUIT A SA DESCRIPTION STRUCTURELLE, QUI UTILISE PRINCIPALEMENT L'INVERSEUR MOS FONCTIONNANT EN REGIME LINEAIRE. IL EST AINSI POSSIBLE DE S'ASSURER QUE LE CIRCUIT AINSI CONCU FONCTIONNERA CONFORMEMENT AUX RESULTATS DE SA SIMULATION FONCTIONNELLE. CETTE METHODE EST ENSUITE APPLIQUEE A LA CONCEPTION D'UNE BOUCLE A VERROUILLAGE DE PHASE. LES RESULTATS OBTENUS CONFIRMENT L'INTERET ET L'EFFICACITE DE CELLE-CI. NOUS PENSONS QUE L'UTILISATION DES OUTILS PRESENTES PERMET UNE APPROCHE UNIFIEE DE LA CONCEPTION DES CIRCUITS INTEGRES MIXTES (ANALOGIQUES ET NUMERIQUES) ET FAVORISER AINSI LEUR EMPLOI
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Book Description
LE TRAVAIL PRESENTE ICI EST UN ENSEMBLE DE PROPOSITIONS VISANT A MIEUX STRUCTURER LA CONCEPTION DES CIRCUITS INTEGRES ANALOGIQUES DE TYPE MOS. ELLES S'INSPIRENT DES METHODES DEVELOPPEES POUR LA CONCEPTION DES CIRCUITS INTEGRES LOGIQUES, ET QUI ONT FAIT LA PREUVE DE LEUR EFFICACITE. PLUS PARTICULIEREMENT NOUS PROPOSONS UNE METHODE SIMPLE DE PASSAGE D'UNE DESCRIPTION FONCTIONNELLE D'UN CIRCUIT A SA DESCRIPTION STRUCTURELLE, QUI UTILISE PRINCIPALEMENT L'INVERSEUR MOS FONCTIONNANT EN REGIME LINEAIRE. IL EST AINSI POSSIBLE DE S'ASSURER QUE LE CIRCUIT AINSI CONCU FONCTIONNERA CONFORMEMENT AUX RESULTATS DE SA SIMULATION FONCTIONNELLE. CETTE METHODE EST ENSUITE APPLIQUEE A LA CONCEPTION D'UNE BOUCLE A VERROUILLAGE DE PHASE. LES RESULTATS OBTENUS CONFIRMENT L'INTERET ET L'EFFICACITE DE CELLE-CI. NOUS PENSONS QUE L'UTILISATION DES OUTILS PRESENTES PERMET UNE APPROCHE UNIFIEE DE LA CONCEPTION DES CIRCUITS INTEGRES MIXTES (ANALOGIQUES ET NUMERIQUES) ET FAVORISER AINSI LEUR EMPLOI
Etude des méthodes de conception et des outils de C.A.O. pour la synthèse des circuits intégrés analogiques
Author: Faouzi Chaahoub
Publisher:
ISBN: 9782913329379
Category :
Languages : fr
Pages : 181
Book Description
LA REALISATION DES CIRCUITS INTEGRES ANALOGIQUES A HAUTES PERFORMANCES SOUFFRE DE DIFFICULTES PRINCIPALEMENT DUES A LA REDUCTION DE LA TENSION D'ALIMENTATION ET A LA REDUCTION DE LA CONSOMMATION, QUI SONT CONDUITES PAR LA PROLIFERATION DES SYSTEMES PORTABLES ALIMENTES PAR DES BATTERIES, MAIS PATIT AUSSI DU MANQUE D'OUTILS DE C.A.O PERMETTANT D'AUTOMATISER LA PHASE DE LAYOUT QUI EST ASSEZ LABORIEUSE ET PREND BEAUCOUP DE TEMPS. CETTE THESE SE SITUE DANS CE CONTEXTE. ELLE TRAITE DE DEUX DOMAINES ASSEZ DISTINCTS MAIS COMPLEMENTAIRES, A SAVOIR LA CONCEPTION DE CIRCUITS INTEGRES ANALOGIQUES A FAIBLE TENSION D'ALIMENTATION, ET LA GENERATION AUTOMATIQUE (OU ASSISTEE) DU LAYOUT DE CES CIRCUITS A L'AIDE D'ALGORITHMES ET DE LOGICIELS APPROPRIES. L'ABOUTISSEMENT DE CETTE THESE EST, PREMIEREMENT, LA CREATION D'UNE NOUVELLE METHODE DE CONCEPTION DES CIRCUITS INTEGRES ANALOGIQUES, PLUS PRECISEMENT LA GENERATION D'UNE TECHNIQUE DE CONCEPTION DE NOUVELLE STRUCTURE, PLUS ADAPTEE AUX BASSES TENSIONS D'ALIMENTATION ET AUX FAIBLES CONSOMMATIONS, DEUXIEMEMENT, NOTRE CONTRIBUTION A L'AUTOMATISATION DE LA PHASE DU LAYOUT DES CIRCUITS INTEGRES ANALOGIQUES, A SAVOIR L'ETUDE DETAILLEE DES CONTRAINTES ANALOGIQUES A PRENDRE EN COMPTE DANS TOUT OUTIL D'AUTOMATISATION DU LAYOUT (GENERATEUR, PLACEUR, ROUTEUR, COMPACTEUR), AINSI QUE NOTRE PARTICIPATION AU DEVELOPPEMENT DE CHRVAN (OUTILS D'AUTOMATISATION DES MASQUES DES CIRCUITS INTEGRES ANALOGIQUES ET MIXTES, DEVELOPPES AU CNET GRENOBLE) EN AIDANT A SA MISE AU POINT, EN L'UTILISANT, EN PROPOSANT DES AMELIORATIONS, ET SURTOUT EN CONSACRANT TOUS NOS EFFORTS A DEVELOPPE UN ALGORITHME DE PLACEMENT DES CELLULES ANALOGIQUES QUI PREND EN COMPTE TOUTES CES CONTRAINTES ANALOGIQUES.
Publisher:
ISBN: 9782913329379
Category :
Languages : fr
Pages : 181
Book Description
LA REALISATION DES CIRCUITS INTEGRES ANALOGIQUES A HAUTES PERFORMANCES SOUFFRE DE DIFFICULTES PRINCIPALEMENT DUES A LA REDUCTION DE LA TENSION D'ALIMENTATION ET A LA REDUCTION DE LA CONSOMMATION, QUI SONT CONDUITES PAR LA PROLIFERATION DES SYSTEMES PORTABLES ALIMENTES PAR DES BATTERIES, MAIS PATIT AUSSI DU MANQUE D'OUTILS DE C.A.O PERMETTANT D'AUTOMATISER LA PHASE DE LAYOUT QUI EST ASSEZ LABORIEUSE ET PREND BEAUCOUP DE TEMPS. CETTE THESE SE SITUE DANS CE CONTEXTE. ELLE TRAITE DE DEUX DOMAINES ASSEZ DISTINCTS MAIS COMPLEMENTAIRES, A SAVOIR LA CONCEPTION DE CIRCUITS INTEGRES ANALOGIQUES A FAIBLE TENSION D'ALIMENTATION, ET LA GENERATION AUTOMATIQUE (OU ASSISTEE) DU LAYOUT DE CES CIRCUITS A L'AIDE D'ALGORITHMES ET DE LOGICIELS APPROPRIES. L'ABOUTISSEMENT DE CETTE THESE EST, PREMIEREMENT, LA CREATION D'UNE NOUVELLE METHODE DE CONCEPTION DES CIRCUITS INTEGRES ANALOGIQUES, PLUS PRECISEMENT LA GENERATION D'UNE TECHNIQUE DE CONCEPTION DE NOUVELLE STRUCTURE, PLUS ADAPTEE AUX BASSES TENSIONS D'ALIMENTATION ET AUX FAIBLES CONSOMMATIONS, DEUXIEMEMENT, NOTRE CONTRIBUTION A L'AUTOMATISATION DE LA PHASE DU LAYOUT DES CIRCUITS INTEGRES ANALOGIQUES, A SAVOIR L'ETUDE DETAILLEE DES CONTRAINTES ANALOGIQUES A PRENDRE EN COMPTE DANS TOUT OUTIL D'AUTOMATISATION DU LAYOUT (GENERATEUR, PLACEUR, ROUTEUR, COMPACTEUR), AINSI QUE NOTRE PARTICIPATION AU DEVELOPPEMENT DE CHRVAN (OUTILS D'AUTOMATISATION DES MASQUES DES CIRCUITS INTEGRES ANALOGIQUES ET MIXTES, DEVELOPPES AU CNET GRENOBLE) EN AIDANT A SA MISE AU POINT, EN L'UTILISANT, EN PROPOSANT DES AMELIORATIONS, ET SURTOUT EN CONSACRANT TOUS NOS EFFORTS A DEVELOPPE UN ALGORITHME DE PLACEMENT DES CELLULES ANALOGIQUES QUI PREND EN COMPTE TOUTES CES CONTRAINTES ANALOGIQUES.
Etude des méthodes de conception et des outils de C.A.O. pour la synthèse des circuits intégrés analogiques
Author: Faouzi Chaahoub
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Book Description
La realisation des circuits integres analogiques a hautes performances souffre de difficultes principalement dues a la reduction de la tension d'alimentation et a la reduction de la consommation, qui sont conduites par la proliferation des systemes portables alimentes par des batteries, mais patit aussi du manque d'outils de c.a.o permettant d'automatiser la phase de layout qui est assez laborieuse et prend beaucoup de temps. Cette these se situe dans ce contexte. Elle traite de deux domaines assez distincts mais complementaires, a savoir la conception de circuits integres analogiques a faible tension d'alimentation, et la generation automatique (ou assistee) du layout de ces circuits a l'aide d'algorithmes et de logiciels appropries. L'aboutissement de cette these est, premierement, la creation d'une nouvelle methode de conception des circuits integres analogiques, plus precisement la generation d'une technique de conception de nouvelle structure, plus adaptee aux basses tensions d'alimentation et aux faibles consommations, deuxiemement, notre contribution a l'automatisation de la phase du layout des circuits integres analogiques, a savoir l'etude detaillee des contraintes analogiques a prendre en compte dans tout outil d'automatisation du layout (generateur, placeur, routeur, compacteur), ainsi que notre participation au developpement de chrvan (outils d'automatisation des masques des circuits integres analogiques et mixtes, developpes au cnet grenoble) en aidant a sa mise au point, en l'utilisant, en proposant des ameliorations, et surtout en consacrant tous nos efforts a developpe un algorithme de placement des cellules analogiques qui prend en compte toutes ces contraintes analogiques.
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Book Description
La realisation des circuits integres analogiques a hautes performances souffre de difficultes principalement dues a la reduction de la tension d'alimentation et a la reduction de la consommation, qui sont conduites par la proliferation des systemes portables alimentes par des batteries, mais patit aussi du manque d'outils de c.a.o permettant d'automatiser la phase de layout qui est assez laborieuse et prend beaucoup de temps. Cette these se situe dans ce contexte. Elle traite de deux domaines assez distincts mais complementaires, a savoir la conception de circuits integres analogiques a faible tension d'alimentation, et la generation automatique (ou assistee) du layout de ces circuits a l'aide d'algorithmes et de logiciels appropries. L'aboutissement de cette these est, premierement, la creation d'une nouvelle methode de conception des circuits integres analogiques, plus precisement la generation d'une technique de conception de nouvelle structure, plus adaptee aux basses tensions d'alimentation et aux faibles consommations, deuxiemement, notre contribution a l'automatisation de la phase du layout des circuits integres analogiques, a savoir l'etude detaillee des contraintes analogiques a prendre en compte dans tout outil d'automatisation du layout (generateur, placeur, routeur, compacteur), ainsi que notre participation au developpement de chrvan (outils d'automatisation des masques des circuits integres analogiques et mixtes, developpes au cnet grenoble) en aidant a sa mise au point, en l'utilisant, en proposant des ameliorations, et surtout en consacrant tous nos efforts a developpe un algorithme de placement des cellules analogiques qui prend en compte toutes ces contraintes analogiques.
Contribution à l'étude des effets de la réduction des dimensions du transistor MOS
Author: Jean-Georges Kiefer
Publisher:
ISBN:
Category :
Languages : fr
Pages : 148
Book Description
CE MEMOIRE TRAITE DES EFFETS DE PETITES DIMENSIONS DU TRANSISTOR METAL-OXYDE-SEMICONDUCTEUR (MOS). LES PRINCIPALES METHODES DE MAIGRISSEMENT SONT ANALYSEES ET LES GRANDES LIGNES DE L'EVOLUTION DES TECHNOLOGIES MOS SONT ESQUISSEES. UN MODELE COURANT-TENSION DU TRANSISTOR, QUI PREND EN COMPTE CES EFFETS PHYSIQUES ET QUI SE PRETE BIEN A UNE EXTRACTION DE PARAMETRES RAPIDE ET FACILE, EST ADOPTE. CETTE DERNIERE ETUDE EST CONCRETISEE PAR LA MISE AU POINT ET LA PROGRAMMATION D'UN BANC DE CARACTERISATION EN CONTINU. UNE STRUCTURE D'AMPLIFICATEUR OPERATIONNEL EST ETUDIEE ET REALISEE DANS UNE TECHNOLOGIE CMOS REDUITE. ENFIN, LES CONSEQUENCES DES PETITES DIMENSIONS SUR LES PERFORMANCES DE CET AMPLIFICATEUR OPERATIONNEL SONT EVALUEES.
Publisher:
ISBN:
Category :
Languages : fr
Pages : 148
Book Description
CE MEMOIRE TRAITE DES EFFETS DE PETITES DIMENSIONS DU TRANSISTOR METAL-OXYDE-SEMICONDUCTEUR (MOS). LES PRINCIPALES METHODES DE MAIGRISSEMENT SONT ANALYSEES ET LES GRANDES LIGNES DE L'EVOLUTION DES TECHNOLOGIES MOS SONT ESQUISSEES. UN MODELE COURANT-TENSION DU TRANSISTOR, QUI PREND EN COMPTE CES EFFETS PHYSIQUES ET QUI SE PRETE BIEN A UNE EXTRACTION DE PARAMETRES RAPIDE ET FACILE, EST ADOPTE. CETTE DERNIERE ETUDE EST CONCRETISEE PAR LA MISE AU POINT ET LA PROGRAMMATION D'UN BANC DE CARACTERISATION EN CONTINU. UNE STRUCTURE D'AMPLIFICATEUR OPERATIONNEL EST ETUDIEE ET REALISEE DANS UNE TECHNOLOGIE CMOS REDUITE. ENFIN, LES CONSEQUENCES DES PETITES DIMENSIONS SUR LES PERFORMANCES DE CET AMPLIFICATEUR OPERATIONNEL SONT EVALUEES.
Conception de circuits integres analogiques : elaboration d'une methode originale d'optimisation basee sur la technique des plans d'experiences
Author: Yann Deval
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Book Description
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Book Description
Conception de produits intégrés analogiques
Author: Yann Deval
Publisher:
ISBN:
Category :
Languages : fr
Pages : 177
Book Description
Publisher:
ISBN:
Category :
Languages : fr
Pages : 177
Book Description
CONTRIBUTION A LA MODELISATION ET A L'EXTRACTION DES PARAMETRES DE TENSION DE SEUIL, DE RESISTANCE SERIE ET DE REDUCTION DE LONGUEUR DANS LES TRANSISTORS MOS SUBMICRONIQUES
Author: HUGUES.. BRUT
Publisher:
ISBN:
Category :
Languages : fr
Pages : 262
Book Description
LA CONCEPTION DES CIRCUITS INTEGRES A L'AIDE DE SIMULATEURS DE TYPE SPICE, NECESSITE L'ELABORATION DE MODELES PHYSIQUES, PRECIS ET SIMPLES. POUR CELA, UNE BONNE COMPREHENSION DU COMPORTEMENT DES DISPOSITIFS EST INDISPENSABLE. PAR AILLEURS LA REDUCTION CONSTANTE DES DIMENSIONS DE CES DISPOSITIFS ENTRAINE L'APPARITION DE NOUVEAUX PHENOMENES PHYSIQUES QU'IL EST PRIMORDIAL D'ISOLER ET DE CARACTERISER D'UN POINT DE VUE EXPERIMENTAL, AFIN D'EN FAIRE UNE MODELISATION AUSSI PROCHE QUE POSSIBLE DE LA REALITE. C'EST DANS CE CADRE DE RECHERCHE QUE S'INSCRIT CE MEMOIRE. LES DISPOSITIFS ETUDIES ICI SONT LES TRANSISTORS METAL OXYDE SEMICONDUCTEUR, LARGEMENT UTILISES DANS LES CIRCUITS INTEGRES DE TYPE NUMERIQUE. LES MODELES ET LES PROCEDURES D'EXTRACTION DIRECTES DEVELOPPES SONT APPLIQUES SUR UN LARGE PANEL DE TECHNOLOGIES ALLANT DE 1.2 M A 0.1 M. APRES UN BREF RAPPEL DU FONCTIONNEMENT DES TRANSISTORS MOS ET DES PROBLEMES TECHNOLOGIQUES ET DE MODELISATION LIES AUX DIMENSIONS REDUITES DES DISPOSITIFS (CHAPITRE 1), TROIS PARAMETRES FONDAMENTAUX SONT TRAITES: LA TENSION DE SEUIL, LA RESISTANCE SERIE ET LA LONGUEUR DE CANAL EFFECTIVE. DANS LE CHAPITRE 2, LA MODELISATION DE LA TENSION DE SEUIL ET L'EXTRACTION DES PROFILS DE DOPAGE TRANSVERSES SUR LES TRANSISTORS A CANAUX LONGS SONT ABORDES. LE CHAPITRE 3 EST ENSUITE CONSACRE A LA MODELISATION DE LA TENSION DE SEUIL ET A L'EXTRACTION DES PROFILS DE DOPAGE LATERAUX DANS LES TRANSISTORS A CANAUX COURTS. DANS CETTE PARTIE, SONT NOTAMMENT DECORRELES L'EFFET CANAL COURT CLASSIQUE ASSOCIE AU PARTAGE DE CHARGE ET L'EFFET CANAL COURT INVERSE RELATIF A UNE NON HOMOGENEITE DES PROFILS DE DOPAGE LATERAUX. ENFIN, LE CHAPITRE 4 EST DEDIE A L'ETUDE DE LA RESISTANCE SERIE ET DE LA LONGUEUR DE CANAL EFFECTIVE. EN PARTICULIER, L'EVOLUTION DE CES DEUX PARAMETRES AVEC LA POLARISATION DE GRILLE, AINSI QUE SA MODELISATION, SONT TRAITES DANS LE CAS DE TRANSISTORS AYANT DES REGIONS SOURCE ET DRAIN A ZONE FAIBLEMENT DOPEES (LDD)
Publisher:
ISBN:
Category :
Languages : fr
Pages : 262
Book Description
LA CONCEPTION DES CIRCUITS INTEGRES A L'AIDE DE SIMULATEURS DE TYPE SPICE, NECESSITE L'ELABORATION DE MODELES PHYSIQUES, PRECIS ET SIMPLES. POUR CELA, UNE BONNE COMPREHENSION DU COMPORTEMENT DES DISPOSITIFS EST INDISPENSABLE. PAR AILLEURS LA REDUCTION CONSTANTE DES DIMENSIONS DE CES DISPOSITIFS ENTRAINE L'APPARITION DE NOUVEAUX PHENOMENES PHYSIQUES QU'IL EST PRIMORDIAL D'ISOLER ET DE CARACTERISER D'UN POINT DE VUE EXPERIMENTAL, AFIN D'EN FAIRE UNE MODELISATION AUSSI PROCHE QUE POSSIBLE DE LA REALITE. C'EST DANS CE CADRE DE RECHERCHE QUE S'INSCRIT CE MEMOIRE. LES DISPOSITIFS ETUDIES ICI SONT LES TRANSISTORS METAL OXYDE SEMICONDUCTEUR, LARGEMENT UTILISES DANS LES CIRCUITS INTEGRES DE TYPE NUMERIQUE. LES MODELES ET LES PROCEDURES D'EXTRACTION DIRECTES DEVELOPPES SONT APPLIQUES SUR UN LARGE PANEL DE TECHNOLOGIES ALLANT DE 1.2 M A 0.1 M. APRES UN BREF RAPPEL DU FONCTIONNEMENT DES TRANSISTORS MOS ET DES PROBLEMES TECHNOLOGIQUES ET DE MODELISATION LIES AUX DIMENSIONS REDUITES DES DISPOSITIFS (CHAPITRE 1), TROIS PARAMETRES FONDAMENTAUX SONT TRAITES: LA TENSION DE SEUIL, LA RESISTANCE SERIE ET LA LONGUEUR DE CANAL EFFECTIVE. DANS LE CHAPITRE 2, LA MODELISATION DE LA TENSION DE SEUIL ET L'EXTRACTION DES PROFILS DE DOPAGE TRANSVERSES SUR LES TRANSISTORS A CANAUX LONGS SONT ABORDES. LE CHAPITRE 3 EST ENSUITE CONSACRE A LA MODELISATION DE LA TENSION DE SEUIL ET A L'EXTRACTION DES PROFILS DE DOPAGE LATERAUX DANS LES TRANSISTORS A CANAUX COURTS. DANS CETTE PARTIE, SONT NOTAMMENT DECORRELES L'EFFET CANAL COURT CLASSIQUE ASSOCIE AU PARTAGE DE CHARGE ET L'EFFET CANAL COURT INVERSE RELATIF A UNE NON HOMOGENEITE DES PROFILS DE DOPAGE LATERAUX. ENFIN, LE CHAPITRE 4 EST DEDIE A L'ETUDE DE LA RESISTANCE SERIE ET DE LA LONGUEUR DE CANAL EFFECTIVE. EN PARTICULIER, L'EVOLUTION DE CES DEUX PARAMETRES AVEC LA POLARISATION DE GRILLE, AINSI QUE SA MODELISATION, SONT TRAITES DANS LE CAS DE TRANSISTORS AYANT DES REGIONS SOURCE ET DRAIN A ZONE FAIBLEMENT DOPEES (LDD)
CONCEPTION DE CIRCUITS INTEGRES ANALOGIQUES A BASE DE TRANSISTORS BIPOLAIRES TBH-GAAS
Author: MOHAMED.. MEKHATRI
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Book Description
CETTE THESE DECRIT L'ANALYSE FONDAMENTALE, LA SIMULATION ELECTRIQUE ET LA STRATEGIE D'IMPLANTATION DES CIRCUITS INTEGRES ANALOGIQUES TRES RAPIDES A BASE DE TRANSISTORS BIPOLAIRES A HETEROJONCTION EN ARSENIURE DE GALLIUM (TBH-GAAS). ON DONNE D'ABORD UN APERCU SUR LES REGLES DE DESSIN ET LA METHODOLOGIE D'IMPLANTATION RELATIVES AUX TBH-GAAS ADOPTEES PAR LE LABORATOIRE DU C.N.E.T BAGNEUX, ON PRESENTE ENSUITE L'ETUDE ET LA CONCEPTION D'UN AMPLIFICATEUR OPERATIONNEL UTILISE DANS LE DOMAINE DE L'AMPLIFICATION LINEAIRE HAUTES FREQUENCES ET EN COMMUTATION RAPIDE, PUIS ON ABORDE L'ELABORATION ET L'EVALUATION DES PERFORMANCES D'UN CONVERTISSEUR ANALOGIQUE-NUMERIQUE (CAN) 2 BITS DE STRUCTURE FLASH ET D'UN CAN 8 BITS DE STRUCTURE SEMI-FLASH, TRAVAILLANT SELON LA FAMILLE LOGIQUE CML-ECL
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Book Description
CETTE THESE DECRIT L'ANALYSE FONDAMENTALE, LA SIMULATION ELECTRIQUE ET LA STRATEGIE D'IMPLANTATION DES CIRCUITS INTEGRES ANALOGIQUES TRES RAPIDES A BASE DE TRANSISTORS BIPOLAIRES A HETEROJONCTION EN ARSENIURE DE GALLIUM (TBH-GAAS). ON DONNE D'ABORD UN APERCU SUR LES REGLES DE DESSIN ET LA METHODOLOGIE D'IMPLANTATION RELATIVES AUX TBH-GAAS ADOPTEES PAR LE LABORATOIRE DU C.N.E.T BAGNEUX, ON PRESENTE ENSUITE L'ETUDE ET LA CONCEPTION D'UN AMPLIFICATEUR OPERATIONNEL UTILISE DANS LE DOMAINE DE L'AMPLIFICATION LINEAIRE HAUTES FREQUENCES ET EN COMMUTATION RAPIDE, PUIS ON ABORDE L'ELABORATION ET L'EVALUATION DES PERFORMANCES D'UN CONVERTISSEUR ANALOGIQUE-NUMERIQUE (CAN) 2 BITS DE STRUCTURE FLASH ET D'UN CAN 8 BITS DE STRUCTURE SEMI-FLASH, TRAVAILLANT SELON LA FAMILLE LOGIQUE CML-ECL