Conception d'une architecture de processeur de signal VLSI, programmable en langage évolué et optimale dans le traitement d'algorithmes rapides PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Conception d'une architecture de processeur de signal VLSI, programmable en langage évolué et optimale dans le traitement d'algorithmes rapides PDF full book. Access full book title Conception d'une architecture de processeur de signal VLSI, programmable en langage évolué et optimale dans le traitement d'algorithmes rapides by Ciro-Andrés Martinez Garcia-Moreno. Download full books in PDF and EPUB format.
Author: Ciro-Andrés Martinez Garcia-Moreno
Publisher:
ISBN:
Category :
Languages : fr
Pages : 338
Get Book Here
Book Description
CONCEPTION ET VALIDATION D'UNE ARCHITECTURE VLSI DE PROCESSEUR DE SIGNAL RAPIDE ET DIRECTEMENT PROGRAMMABLE EN LANGAGE EVOLUE QUI COMPREND ESSENTIELLEMENT DES PRIMITIVES DE TRAITEMENT NUMERIQUES DU SIGNAL, IMPLANTEES EN SILICIUM (CONVOLUTION, ADAPTATION, MODULE BIQUADRATIQUE, ETC.)LE PROCESSEUR PROPOSE EST PROGRAMMABLE SOIT PAR MACRO OU MICROINSTRUCTION, SOIT PAR UNE COMBINAISON DES DEUX. TOUTES LES INSTRUCTIONS DU PROGRAMME D'APPLICATION RESIDENT EN MEMOIRE EXTERNE. LA PARTIE OPERATIVE EST ORGANISEE EN 3 MEMOIRES RAM ET 3 BUS. LE MULTIPLIEUR-ACCUMULATEUR A ETE MODIFIE DE FACON A EFFECTUER EN UN SEUL CYCLE TOUTES LES SOMMES NECESSAIRES A L'ADAPTATION ET A LA CONVOLUTION.
Author: Ciro-Andrés Martinez Garcia-Moreno
Publisher:
ISBN:
Category :
Languages : fr
Pages : 338
Get Book Here
Book Description
CONCEPTION ET VALIDATION D'UNE ARCHITECTURE VLSI DE PROCESSEUR DE SIGNAL RAPIDE ET DIRECTEMENT PROGRAMMABLE EN LANGAGE EVOLUE QUI COMPREND ESSENTIELLEMENT DES PRIMITIVES DE TRAITEMENT NUMERIQUES DU SIGNAL, IMPLANTEES EN SILICIUM (CONVOLUTION, ADAPTATION, MODULE BIQUADRATIQUE, ETC.)LE PROCESSEUR PROPOSE EST PROGRAMMABLE SOIT PAR MACRO OU MICROINSTRUCTION, SOIT PAR UNE COMBINAISON DES DEUX. TOUTES LES INSTRUCTIONS DU PROGRAMME D'APPLICATION RESIDENT EN MEMOIRE EXTERNE. LA PARTIE OPERATIVE EST ORGANISEE EN 3 MEMOIRES RAM ET 3 BUS. LE MULTIPLIEUR-ACCUMULATEUR A ETE MODIFIE DE FACON A EFFECTUER EN UN SEUL CYCLE TOUTES LES SOMMES NECESSAIRES A L'ADAPTATION ET A LA CONVOLUTION.
Author: Vijay Madisetti
Publisher: Butterworth-Heinemann
ISBN:
Category : Computers
Languages : en
Pages : 554
Get Book Here
Book Description
This is the only book that offers a thorough treatment of the following: design and application of programmable digital signal processors; formal specification and optimization of signal processing architectures and circuits; high-level synthesis of DSP architectures and datapaths; detailed treatment of application-specific integrated circuits (ASICs); scheduling, allocation and assignment algorithms for multiple processor DSP systems; and hardware/software co-design issues in DSP. VLSI Digital Signal Processors: An Introduction to Rapid Prototyping and Design Synthesis provides a cohesive, quantitative and clear exposition of the implementation and prototyping of digital signal processing algorithms on programmable signal processors, parallel processing systems and application-specific ICs. Included are both programmable and dedicated digital signal processors, and discussions of the latest optimization methods and the use of computer-aided-design techniques.
Author: PASCAL.. RISCHETTE
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Get Book Here
Book Description
LES TRAVAUX PRESENTES AU TRAVERS DE CE MEMOIRE SONT RELATIFS A LA CONCEPTION ET A LA REALISATION D'UN MODULE DE TRAITEMENT ADAPTE AUX EXIGENCES DES APPLICATIONS A FORT TAUX DE CALCULS. DANS LE PREMIER CHAPITRE, NOUS SITUONS LE CONTEXTE DE CETTE ETUDE ET NOUS DONNONS UNE VUE, AUSSI COMPLETE QUE POSSIBLE, DE L'ETAT DE L'ART EN MATIERE D'ARCHITECTURES PARALLELES. LE CHAPITRE SUIVANT EST CONSACRE A L'ARCHITECTURE ET AUX PERFORMANCES DES MICROPROCESSEURS RAPIDES RECENTS. NOUS PRESENTONS SUR LES TROIS PRINCIPALES ARCHITECTURES QUI SUSCITENT UN INTERET PRIVILEGIE DE LA PART DES UTILISATEURS: LES PROCESSEURS A JEU D'INSTRUCTIONS COMPLEXE, LES PROCESSEURS A JEU D'INSTRUCTIONS REDUIT ET LES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL. AU TROISIEME CHAPITRE, NOUS DETAILLONS L'ARCHITECTURE INTERNE DU PROCESSEUR DE SIGNAL RETENU COMME ELEMENT CENTRAL DANS L'ELABORATION DU MODULE DE CALCUL RAPIDE. DANS LE QUATRIEME CHAPITRE, UN MODULE DE CALCUL RAPIDE, FONDE SUR LE CONCEPT DU PARALLELISME ET DONT L'ARCHITECTURE S'APPUIE SUR LES PERFORMANCES DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL, EST EXPOSE. NOUS ETUDIONS L'EXTENSION DU PARALLELISME PAR ADJONCTION DE PLUSIEURS MODULES. DE NOUVELLES ARCHITECTURES SONT EGALEMENT PROPOSEES, METTANT EN UVRE D'AUTRES PROCESSEURS, COMME LE PD77240 DE NEC ET LE DSP96002 DE MOTOROLA. LE DERNIER CHAPITRE EST CONSACRE A L'ORDONNANCEMENT D'ALGORITHMES PARALLELES. NOUS PROPOSONS UNE ETUDE DES CAS STATIQUE ET DYNAMIQUE, SOUS CONTRAINTES; CELLES-CI POUVANT ETRE D'ORDRE MATERIEL, COMME LE NOMBRE ET LE TYPE DE PROCESSEURS, OU TEMPOREL, COMME LE TEMPS MINIMUM D'EXECUTION D'UN ALGORITHME. LA PRESENTATION D'UN LOGICIEL D'ORDONNANCEMENT Y EST EGALEMENT ABORDEE. NOUS METTONS EN EVIDENCE LES PROBLEMES LIES AU TRANSFERT DU PROGRAMME ET DES DONNEES EN ETUDIANT LE COMPORTEMENT TEMPOREL D'UN ALGORITHME EN FONCTION DE L'IMPORTANCE DU TRANSFERT. ENFIN, NOUS APPORTONS DES SOLUTIONS PERMETTANT DE MASQUER CE TEMPS DE TRANSFERT DANS DIFFERENTS CAS DE FIGURES
Author: Eric Martin
Publisher:
ISBN:
Category :
Languages : fr
Pages : 412
Get Book Here
Book Description
COMPARAISON DES DIVERS PROCESSUS DE TRAITEMENT DU SIGNAL ET SPECIFICITES DE CHAQUE TYPE D'ARCHITECTURE. OUTILS INTER-ACTIFS GRAPHIQUE D'EVALUATION. PROPOSITION D'UNE ARCHITECTURE OPTIMISEE. REALISATION D'UNE MACHINE DEDIEE A LA TRANSFORMEE DE FOURIER BIDIMENSIONNELLE SUR 5R POINTS COMPLEXES CODES SUR 16 BITS
Author: Magdy Bayoumi
Publisher: Springer
ISBN: 0792394283
Category : Technology & Engineering
Languages : en
Pages : 399
Get Book Here
Book Description
Designing VLSI systems represents a challenging task. It is a transfonnation among different specifications corresponding to different levels of design: abstraction, behavioral, stntctural and physical. The behavioral level describes the functionality of the design. It consists of two components; static and dynamic. The static component describes operations, whereas the dynamic component describes sequencing and timing. The structural level contains infonnation about components, control and connectivity. The physical level describes the constraints that should be imposed on the floor plan, the placement of components, and the geometry of the design. Constraints of area, speed and power are also applied at this level. To implement such multilevel transfonnation, a design methodology should be devised, taking into consideration the constraints, limitations and properties of each level. The mapping process between any of these domains is non-isomorphic. A single behavioral component may be transfonned into more than one structural component. Design methodologies are the most recent evolution in the design automation era, which started off with the introduction and subsequent usage of module generation especially for regular structures such as PLA's and memories. A design methodology should offer an integrated design system rather than a set of separate unrelated routines and tools. A general outline of a desired integrated design system is as follows: * Decide on a certain unified framework for all design levels. * Derive a design method based on this framework. * Create a design environment to implement this design method.
Author: JEAN-PHILIPPE.. DIGUET
Publisher:
ISBN:
Category :
Languages : fr
Pages : 200
Get Book Here
Book Description
LE CADRE DE LA THESE EST CELUI DE LA SYNTHESE D'ARCHITECTURES, CE DERNIER REGROUPE L'ENSEMBLE DES TECHNIQUES MISES EN UVRE POUR CONCEVOIR DE MANIERE AUTOMATIQUE ET OPTIMISEE DES CIRCUITS REALISANT DES APPLICATIONS DECRITES SIMPLEMENT DE MANIERE COMPORTEMENTALE. DANS CE DOMAINE EST ABORDE SPECIFIQUEMENT LE PROBLEME DE L'ESTIMATION A PRIORI DU COUT D'UNE ARCHITECTURE, SOUS CONTRAINTE DE TEMPS D'ITERATION. DEUX METHODES NOUVELLES SONT PRESENTEES, CHACUNE REPONDANT A UN OBJECTIF DIFFERENT. LA PREMIERE EST UNE ESTIMATION PROBABILISTE ET DYNAMIQUE, ELLE FOURNIT AU CONCEPTEUR DES METRIQUES LUI PERMETTANT DE JUGER DE LA COMPLEXITE MATERIELLE ET DE LA REPARTITION DES RESSOURCES DANS LE TEMPS. SON BUT EST DE CARACTERISER LES CHOIX DE SPECIFICATIONS EFFECTUES, DE MANIERE A FAVORISER PAR LA SUITE LE RECOURS A D'EVENTUELLES TRANSFORMATIONS DE TYPES ALGORITHMIQUE, FONCTIONNEL ET STRUCTUREL. IL S'AGIT D'UNE ETUDE FAISANT APPEL A UNE NOTION RECENTE ET PEU ETUDIEE, CELLE DU GUIDAGE DANS L'ESPACE DES TRANSFORMATIONS POUR L'OPTIMISATION DE L'ADEQUATION ALGORITHME ARCHITECTURE. LA SECONDE TECHNIQUE PROPOSEE EST CONSACREE A L'ESTIMATION PRECISE DES RESSOURCES MATERIELLES REQUISES PAR L'ALGORITHEM TRAITE, POUR RESPECTER LA CONTRAINTE DE TEMPS. ELLE S'ADRESSE A L'UTILISATEUR ET A L'OUTIL DE CAO. SON ORIGINALITE PROVIENT DU CALCUL DUAL DES BESOINS EN UNITES FONCTIONNELLES ET DU PIPELINE ASSOCIE, A TRAVERS UNE ETUDE FINE DES CAUSES DE SOUS ET SUR-ESTIMATION. DE CETTE ESTIMATION, RESSORT EGALEMENT UNE CONNAISSANCE PRECISE DE LA MOBILITE EXACTE DES OPERATIONS DU GRAPHE FLOT DE DONNEES SANS A PRIORI SUR L'ORDONNANCEMENT. LES DEUX TYPES D'ESTIMATIONS SONT INTEGREES DANS L'OUTIL DE SYNTHESE D'ARCHITECTURE GAUT
Author: Mathieu Thevenin
Publisher: Omniscriptum
ISBN: 9786131543968
Category :
Languages : fr
Pages : 196
Get Book Here
Book Description
Les capteurs CMOS sont de plus en plus présents dans les produits de grande consommation comme les téléphones portables. Les images issues de ces capteurs nécessitent divers traitements numériques avant d'ètre affichées. Aujourd'hui, seuls des composants dédiés sont utilisés pour maintenir un niveau de consommation électrique faible. Toutefois leur flexibilité est fortement limitée et elle ne permet pas l'intégration de nouveaux algorithmes de traitement d'image. Cet ouvrage présente la conception et la validation de l'architecture de calcul eISP entièrement programmable et originale capable de supporter des flux vidéo HD 1080p qui seront utilisés dans les futures générations de téléphones portables.
Author: Si Mahmoud Karabernou
Publisher:
ISBN:
Category :
Languages : fr
Pages : 382
Get Book Here
Book Description
Cette thèse présente la conception et la réalisation en VLSI d'un processeur programmable pour une nouvelle architecture MIMD massivement parallèle, intermédiaire entre la connection machine et les hypercubes de processeurs 32 bits. Elle est composée d'une grille 2d de cellules asynchrones communiquant par échanges de messages. Chaque cellule intégré une partie de traitement qui consiste en un petit microprocesseur 8 bits dote d'une mémoire (données et programme), et une partie de routage permettant l'acheminement des messages. A l'issue de l'étude des différents problèmes de communication dans les machines parallèles, nous proposons un routeur original utilisant le principe du Wormhole, et permettant d'acheminer jusqu'à cinq messages en parallèle. Nous décrivons ensuite l'architecture de la partie de traitement, en partant de la définition du jeu d'instructions, du chemin de données et de la partie contrôle jusqu'à la conception au bas niveau. Un premier prototype d'un circuit VLSI de ce processeur a été réalise sur silicium et a permis d'obtenir les mesures des surfaces et des performances
Author: Marc Renaudin
Publisher:
ISBN:
Category :
Languages : fr
Pages : 412
Get Book Here
Book Description
UNE SYNTHESE BIBLIOGRAPHIQUE TRES COMPLETE DES TECHNIQUES DE CODAGE DE SEQUENCES D'IMAGES ANIMEES ET LEUR EVOLUTION AU COURS DES DERNIERES ANNEES OFFRE UNE VUE D'ENSEMBLE SUR LE DOMAINE DE LA COMPRESSION D'IMAGES, ET DECRIT LES GRANDES CLASSES D'ALGORITHMES UTILISES DANS LES CODEURS DE LA PREMIERE GENERATION. L'ESTIMATION DE MOUVEMENT EST LA TACHE LA PLUS INTENSIVE EN CALCULS DANS LES CODEURS HYBRIDES A COMPENSATION DE MOUVEMENT. L'ETUDE ARCHITECTURALE DES DIFFERENTS NIVEAUX DE STRUCTURE, S'APPUYANT SUR UNE METHODE CLASSIQUE DE SYNTHESE D'ARCHITECTURES SYSTOLIQUES, CONDUIT A LA MAITRISE D'UN ENSEMBLE DE CONCEPTS ET D'OPERATEURS DE TRAITEMENT FACILEMENT EXPLOITABLES POUR LA CONCEPTION DE CIRCUITS D'ESTIMATION DE MOUVEMENT ADAPTES A UNE VASTE GAMME DE DEBITS DE TRANSMISSION. LE FORMALISME UTILISE OFFRE UNE OUVERTURE SUR UNE ETUDE ARCHITECTURALE PLUS GENERALE QUI CONCERNE UNE CLASSE D'OPERATEURS DE TYPE CONVOLUTIONNEL UTILISES EN CODAGE D'IMAGES. L'ETUDE DES PROPRIETES STRUCTURELLES COMMUNES AUX OPERATEURS DE TRAITEMENT DE CETTE CLASSE MENE A LA SPECIFICATION D'UNE STRUCTURE GENERIQUE SEMI-SYSTOLIQUE COMPATIBLE AVEC LES ENVIRONNEMENTS SYSTEMES PSEUDO-ASYNCHRONES USUELS. L'ULTIME ETAPE CONCERNE L'INTEGRATION DE SYSTEMES STANDARD DE CODAGE DE SEQUENCES D'IMAGES ANIMEES COMPOSES D'UN ENSEMBLE PEU STRUCTURE D'ALGORITHMES VARIES. POUR L'IMPLEMENTATION D'UN TEL SYSTEME, L'ARCHITECTE DISPOSE D'UN LARGE SPECTRE D'ARCHITECTURES QU'IL DOIT EXPLORER MANUELLEMENT, GUIDE PAR SON INTUITION ET SON EXPERIENCE. ENFIN, L'ETUDE ASCENDANTE DE L'IMPLEMENTATION D'UN SYSTEME DE CODAGE A L'AIDE DE CIRCUITS VLSI SPECIFIQUES PERMET DE FORMULER QUELQUES CRITIQUES A L'EGARD DE CES SYSTEMES. UNE PERSPECTIVE EST OUVERTE SUR LE DEVELOPEMENT DE SYSTEMES DE CODAGE D'IMAGES DE SECONDE GENERATION, PERMETTANT UNE COMPRESSION SUPERIEURE ET UNE VALORISATION MAXIMALE DES POTENTIALITES OFFERTES PAR LES VLSI SPECIALISES
Author: Frédéric Robin
Publisher:
ISBN:
Category :
Languages : fr
Pages : 194
Get Book Here
Book Description
LE CONTEXTE DES APPLICATIONS DE COMMUNICATION VISUELLE EVOLUE VERS L'INTRODUCTION DE FONCTIONNALITES QUI DEPASSENT LA SIMPLE COMPRESSION D'IMAGES : ACCES UNIVERSEL, INTERACTIVITE BASEE-CONTENU, INTEGRATION DE CONTENUS HYBRIDES SYNTHETIQUES-NATURELS. UNE BREVE INTRODUCTION AU CODAGE AVANCE D'IMAGES PERMET D'ENTREVOIR L'EVOLUTION DE LA PUISSANCE DE CALCUL ET DE LA GENERICITE REQUISES POUR L'IMPLEMENTATION DE CES SYSTEMES DE DEUXIEME GENERATION. UNE SYNTHESE SUR L'EVOLUTION DES CIRCUITS VLSI DEDIES A L'ANALYSE, LA COMPRESSION ET LE RENDU D'IMAGES PERMET UNE REFLEXION SUR LES LIMITATIONS ARCHITECTURALES DES PROCESSEURS MULTIMEDIA. CETTE THESE PROPOSE DE COMBINER LE PARALLELISME MASSIF ET L'ASYNCHRONISME A GRAIN FIN POUR APPORTER DE NOUVELLES PERSPECTIVES DE CONCEPTION CONJOINTE D'ALGORITHMES ET D'ARCHITECTURES VLSI NUMERIQUES. UNE INTRODUCTION AUX DIFFERENTES NOTIONS D'ASYNCHRONISME, AUX NIVEAUX LANGAGE, ALGORITHME, ARCHITECTURE, CIRCUIT VLSI, PERMET DE MIEUX CERNER LEUR SENS ET LES POTENTIELS QU'ELLES OFFRENT. L'APPLICATION D'UN ASYNCHRONISME FONCTIONNEL AU FILTRAGE MORPHOLOGIQUE D'IMAGES A ABOUTI A LA REALISATION D'UN RESEAU VLSI CELLULAIRE ASYNCHRONE SPECIFIQUE COMPRENANT 800.000 TRANSISTORS EN TECHNOLOGIE CMOS 0.5 . LA COMBINAISON DU PARALLELISME ET DE L'ASYNCHRONISME EST FINALEMENT GENERALISEE A TRAVERS LA DEFINITION D'UNE ARCHITECTURE DE COPROCESSEUR PROGRAMMABLE POUR L'ANALYSE-RENDU D'IMAGES. L'EVALUATION DE PLUSIEURS PRIMITIVES ALGORITHMIQUES ORIGINALES, BASEES SUR UN CONTROLE MIXTE SPMD-CELLULAIRE-ASSOCIATIF-FLOT DE DONNEES, ILLUSTRE L'UTILISATION CONJOINTE DE L'ASYNCHRONISME A DIFFERENTS NIVEAUX. CE TRAVAIL DEMONTRE QUE LE RELACHEMENT DES CONTRAINTES DE SYNCHRONISATION ET DE SEQUENCEMENT, DE LA SPECIFICATION A LA REALISATION MATERIELLE, FAVORISE L'EXPLOITATION DU PARALLELISME INHERENT AUX ALGORITHMES ET DES POTENTIELS DES TECHNOLOGIES VLSI.
