Représentation et traitement des signaux analogiques dans le domaine temporel, pour répondre aux défis des technologies CMOS très avancées PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Représentation et traitement des signaux analogiques dans le domaine temporel, pour répondre aux défis des technologies CMOS très avancées PDF full book. Access full book title Représentation et traitement des signaux analogiques dans le domaine temporel, pour répondre aux défis des technologies CMOS très avancées by David Buffeteau. Download full books in PDF and EPUB format.
Author: David Buffeteau
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Dans un contexte de réduction des tailles de transistors dans les technologies CMOS très avancées entraînant la réduction des tensions d'alimentation et par conséquent des dynamiques disponibles pour la représentation des signaux analogiques, ce travail de thèse vise à proposer une alternative à la représentation des données dans le domaine de l'amplitude. La solution qui a été retenue est une représentation de la donnée dans le domaine temporel.Dans ce manuscrit nous étudions à la fois la conversion d'une donnée analogique dans le domaine temporel via, notamment, un convertisseur analogique numérique basé sur un oscillateur contrôlé en tension mais aussi les possibilités de calculs sur des signaux supports d'une information déjàcodée dans le domaine temporel.Nous proposons à l'issu de ce travail à la fois une méthode pour numériser une information temporel afin de pouvoir effectuer des calculs complexes avec, une méthode « d'extraction du résidu » pour améliorer les performances d'un VCO-based ADC en termes de résolution par rapport à la bande passante et une architecture de « convertisseur hybride » permettant d'adapter sonfonctionnement entre un mode dégradé asynchrone et peu consommant et un mode performant synchrone et plus gourmand en énergie tout en mettant en avant le potentiel de ces solutions au travers de simulations dont les modèles se basent sur la technologie CMOS FDSOI en 28 nm.
Author: David Buffeteau
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Dans un contexte de réduction des tailles de transistors dans les technologies CMOS très avancées entraînant la réduction des tensions d'alimentation et par conséquent des dynamiques disponibles pour la représentation des signaux analogiques, ce travail de thèse vise à proposer une alternative à la représentation des données dans le domaine de l'amplitude. La solution qui a été retenue est une représentation de la donnée dans le domaine temporel.Dans ce manuscrit nous étudions à la fois la conversion d'une donnée analogique dans le domaine temporel via, notamment, un convertisseur analogique numérique basé sur un oscillateur contrôlé en tension mais aussi les possibilités de calculs sur des signaux supports d'une information déjàcodée dans le domaine temporel.Nous proposons à l'issu de ce travail à la fois une méthode pour numériser une information temporel afin de pouvoir effectuer des calculs complexes avec, une méthode « d'extraction du résidu » pour améliorer les performances d'un VCO-based ADC en termes de résolution par rapport à la bande passante et une architecture de « convertisseur hybride » permettant d'adapter sonfonctionnement entre un mode dégradé asynchrone et peu consommant et un mode performant synchrone et plus gourmand en énergie tout en mettant en avant le potentiel de ces solutions au travers de simulations dont les modèles se basent sur la technologie CMOS FDSOI en 28 nm.
Author: Isabelle Sirot
Publisher:
ISBN:
Category :
Languages : fr
Pages : 180
Get Book Here
Book Description
DANS LE DOMAINE DE LA SIMULATION TEMPORELLE DE CIRCUITS ELECTRONIQUES, BEAUCOUP D'ATTENTION A ETE PORTEE A LA MODELISATION DE DISPOSITIFS (DIODES, TRANSISTORS,) MAIS RELATIVEMENT PEU A LA MODELISATION DES INTERFACES (LES SIGNAUX ELECTRIQUES). LA REPRESENTATION DES SIGNAUX EST TRES DIFFERENTE SELON LE NIVEAU DE SIMULATION UTILISE. AU NIVEAU LE PLUS HAUT, LES SIGNAUX SONT DECRITS COMME DES ECHELONS OU DES RAMPES DE TENSION. DANS CERTAINS CAS, CES REPRESENTATIONS SONT TROP SOMMAIRES POUR QUE LA PRECISION DE LA SIMULATION SOIT SATISFAISANTE. AU NIVEAU LE PLUS BAS, LES SIGNAUX SONT DECRITS EXHAUSTIVEMENT PAR UNE FONCTION V(T) ECHANTILLONNEE TEMPORELLEMENT (RESOLUTION DU CALCUL) ET SPATIALEMENT (PRECISION DE LA REPRESENTATION NUMERIQUE). LES SIGNAUX SONT PAR NATURE NON ALEATOIRES ET PEUVENT ETRE MODELISES DE MANIERE PLUS ELABOREE. DANS CERTAINES APPLICATIONS EN PARTICULIER A CHAQUE FOIS QU'IL FAUT STOCKER OU TRANSMETTRE UN GRAND NOMBRE DE SIGNAUX, IL SERAIT UTILE DE REPRESENTER DES SIGNAUX AVEC UN SIMPLE JEU DE PARAMETRES, AU LIEU D'UNE REPRESENTATION EXHAUSTIVE. NOTRE INTERET PORTERA DONC SUR L'ELABORATION DE MODELES DE SIGNAUX ELECTRIQUES. NOUS MENERONS SEULEMENT UNE ETUDE DES SIGNAUX ECHANGES ENTRE DES PORTES LOGIQUES DE TYPE CMOS. NOUS CHERCHERONS A CARACTERISER LA PRECISION INTRINSEQUE DES DIFFERENTS MODELES DE SIGNAUX PAR RAPPORT AUX SIGNAUX REELS. NOUS CHERCHERONS AUSSI LES MODELES DE SIGNAUX QUI GARANTISSENT, LORSQU'ILS SONT UTILISES EN SIMULATION TEMPORELLE, LA MEILLEURE PRECISION POSSIBLE POUR LA MESURE DES PARAMETRES IMPORTANTS POUR LE CONCEPTEUR (TEMPS DE PROPAGATION, TEMPS DE DESCENTE). NOUS PRESENTERONS TOUT D'ABORD, UN ETAT DE L'ART DES DIFFERENTS MODELES DE COMPOSANTS, MODELES DE SIGNAUX ET MODELES DE PERFORMANCES UTILISES DANS LES SIMULATEURS TEMPORELS. NOUS PROPOSONS UNE NOUVELLE METHODE DE CARACTERISATION DES SIGNAUX ET NOUS EFFECTUONS UNE CARACTERISATION DES PARAMETRES DES SIGNAUX PRESENTES DANS LA BIBLIOGRAPHIE. L'ETUDE DES DIFFERENTS MODELES DE SIGNAUX NOUS MENERA A PROPOSER UNE NOUVELLE METHODE DE REPRESENTATION DE SIGNAUX BASEE SUR LES TECHNIQUES D'INTERPOLATION DE COURBE. NOUS CONSTATERONS ALORS QU'UNE PRECISION INTRINSEQUE DU MODELE PAR RAPPORT AU SIGNAL N'EST PAS NECESSAIRE SUR TOUTE LA DYNAMIQUE DU SIGNAL POUR UNE SIMULATION DE QUALITE. CELA NOUS MENERA A PROPOSER UN NOUVEAU MODELE DE SIGNAL: UN SIGNAL LINEAIRE PAR MORCEAUX. CE MODELE, SIMPLE A DETERMINER, FOURNIT DE BONNES PERFORMANCES EN SORTIE D'UNE PORTE CMOS. L'ANALYSE DE CE MODELE S'EFFECTUERA EN DEUX TEMPS. NOUS PRESENTERONS, TOUT D'ABORD, L'ETUDE ANALYTIQUE DE CE TYPE DE SIGNAL. CETTE ETUDE NOUS PERMETTRA DE DETERMINER LES ZONES D'INFLUENCE DE LA PENTE D'ENTREE DU SIGNAL SUR LA REPONSE D'UN INVERSEUR CMOS. NOUS CARACTERISERONS, ENSUITE, LES PARAMETRES DE CE MODELE POUR OPTIMISER LES PARAMETRES DE PERFORMANCES D'UN INVERSEUR CMOS. ENFIN, NOUS COMPARERONS TOUS LES MODELES DE SIGNAUX PRESENTES PRECEDEMMENT. CETTE COMPARAISON SERA EFFECTUEE EN FONCTION DE LA COMPLEXITE DU SIGNAL ET DE LA PRECISION DES RESULTATS DE SIMULATION. LES SIMULATIONS SERONT EFFECTUEES POUR DIFFERENTS MODELES DE TRANSISTOR D'UNE MEME TECHNOLOGIE CMOS ET POUR DEUX AUTRES TECHNOLOGIES D'INVERSEUR CMOS.
Author: François Baillieu
Publisher:
ISBN: 9782100024391
Category :
Languages : fr
Pages : 322
Get Book Here
Book Description
Déjà hégémonique dans le domaine de l'électronique numérique, il n'est plus raisonnable aujourd'hui de négliger la solution CMOS pour le traitement des signaux analogiques. Elle constitue actuellement le meilleur compromis prix-performances pour traiter sur un même circuit des signaux numériques et analogiques dès lors que la fréquence de ces derniers n'excède pas le mégahertz. C'est en outre dans cette filière que sont réalisés les microsystèmes intelligents, capteurs et actionneurs qui seront incorporés dans les objets de demain. Si la nature et la perception des phénomènes physiques sont essentiellement analogiques, le traitement est actuellement " massivement " numérique. Des circuits périphériques d'interface sont donc requis. Typiquement, le signal analogique est prélevé par un capteur, mis en forme par des circuits de conditionnement, filtré, puis numérisé. Après traitement numérique, le signal est restitué sous forme analogique par une série d'opérations duales (essentiellement conversion numérique analogique et filtrage). A ce jour, la technique dominante utilisée pour le traitement analogique du signal, est la technique des capacités commutées. Elle s'est très rapidement avérée être la seule capable de répondre aux exigences de précision demandées. Le signal est traité en temps discret et en mode tension par une circuiterie réalisée à partir de commutateurs, d'amplificateurs opérationnels et de condensateurs. Cette technique, pas encore familière au plus grand nombre, se situe au cœur de l'ouvrage. Rédigé par des praticiens rompus à cette technique, destiné aux techniciens supérieurs, ingénieurs et étudiants de second cycle en électronique, cet ouvrage se veut être à la fois un manuel d'initiation et un ouvrage de référence. Pour ce faire, de nombreux exemples et exercices corrigés sont proposés et certains aspects méthodologiques tels que le choix et l'emploi d'outils de CAO spécifiques sont abordés.
Author: GEOFFROY.. KLISNICK
Publisher:
ISBN:
Category :
Languages : fr
Pages : 275
Get Book Here
Book Description
LES TECHNOLOGIES D'INTEGRATION DES CIRCUITS ANALOGIQUES RAPIDES NE SE LIMITENT PLUS AUX FAMILLES BIPOLAIRES. LES CIRCUITS INTEGRES CMOS, ORIGINELLEMENT PREVUS POUR DES APPLICATIONS NUMERIQUES, PRESENTENT UNE FAIBLE CONSOMMATION ELECTRIQUE, UN HAUT TAUX D'INTEGRATION ET UN FAIBLE COUT DE REVIENT. CES AVANTAGES BIEN CONNUS ASSOCIES AUX AMELIORATIONS APPORTEES AUX NOUVELLES TECHNOLOGIES CMOS EN FONT DORENAVANT DES ELEMENTS DE CHOIX POUR LES FONCTIONS ANALOGIQUES, DANS LA MESURE OU CES TECHNOLOGIES PERMETTENT EN OUTRE DE REALISER DES CIRCUITS MIXTES MELANT SUR LA MEME PUCE DES FONCTIONS ANALOGIQUES RAPIDES ET DES FONCTIONS NUMERIQUES VLSI. MEME SI DES PERFORMANCES (TELLES QUE LA REPONSE FREQUENTIELLE, L'AMPLITUDE DE GAIN, LES TENSIONS DE DECALAGE) DES CIRCUITS ANALOGIQUES CMOS SONT ENCORE MOINDRES QUE CELLES DE LEURS CONFRERES BIPOLAIRES SUR SILICIUM OU MESFET SUR ASGA, D'EXCELLENTS RESULTATS PEUVENT ETRE OBTENUS EN PARTICULIER PAR OPTIMISATION DES SCHEMAS EXISTANTS, GRACE A UNE ETUDE APPROFONDIE, ET A LA PROPOSITION DE STRUCTURES ELECTRIQUES ORIGINALES. C'EST DANS CET ESPRIT QUE CETTE THESE PRESENTE L'ETUDE ET LA CONCEPTION EN ASIC CMOS DE STRUCTURES ANALOGIQUES ELEMENTAIRES (SOURCE DE COURANT, TRANSISTOR CASCODE) ET DE STRUCTURES ANALOGIQUES PLUS COMPLEXES (AMPLIFICATEURS OPERATIONNELS, COMPARATEURS, CONVERTISSEURS ANALOGIQUE-NUMERIQUE)
Author: Purnawarman Musa
Publisher:
ISBN:
Category :
Languages : fr
Pages : 140
Get Book Here
Book Description
Les capteurs d'images en technologie CMOS se sont fortement développés grâce à l'avènement du multimédia à la fin des années 1990. Leurs caractéristiques optiques, ainsi que leur coût, les ont, en effet, destinés au marché “grand public”. Ces capteurs intègrent des fonctions analogiques et/ou numériques qui permettent la mise en œuvre de traitements au sein du pixel, autour du pixel, pour un groupe de pixels, en bout de colonne. Jusqu’à présent, les traitements intégrés dans le capteur sont de nature linéaire et consistent en général à réaliser des convolutions. Si ces traitements sont incontournables dans une chaîne de vision, ils sont toutefois limités et ne permettent pas à eux seuls de réaliser une application complexe du type reconnaissance d’objets dans une scène naturelle. Pour cela, des traitements non-linéaires associés à des classifieurs haut-niveau permettent de compléter les traitements linéaires en vue de répondre aux contraintes d’une application complexe. Dans ce contexte, nous montrons que les approches “mathématique-inspirées” et “neuro-inspirées” nécessitent toutes deux l'emploi de traitements non-linéaires basés sur les opérateurs "min" et "max". De ce fait, nous proposons un modèle architectural permettant d'intégrer dans le plan focal les traitements non-linéaires. Ce modèle est basé sur une topologie de PEs 4-connexes et présente un double avantage par rapport aux solutions classiques. D'une part pour ce qui concerne l'augmentation de la vitesse d'exécution des traitements non linéaires mais aussi pour les aspects de réduction de la consommation qui sont liés aux nombres d'accès aux mémoires externes dans le cas des systèmes numériques. Le circuit NLIP (Non Linear Image processing) qui a été conçu durant cette thèse comporte 64 x 64 pixels associés à 64 x 64 processeurs analogiques élémentaires. Chaque pixel a une taille de 40 m de côté et présente un facteur de remplissage de 18% ce qui garantit une bonne sensibilité. La fabrication du circuit a été réalisée en technologie CMOS 0.35 m et les tests fonctionnels réalisés ont permis de valider le modèle de rétine proposé
Author: Pierre Laquerre
Publisher:
ISBN:
Category :
Languages : fr
Pages : 121
Get Book Here
Book Description
Cette thèse traite de l'intégration de chaînes vidéo pour le traitement de signaux issus de capteur CCD, dans le cadre des instruments d'observation de la Terre. L'accent est mis sur le composant central de ces chaînes, le double-échantillonnur corrélé. La solution générale retenue est l'intégration des fonctions dans des circuits intégrés spécifiques (ASIC) analogiques dans des technologies CMOS sub-microniques basse-tension. Nous proposons une nouvelle architecture de double-échantillonneur corrélé à sensibilité réduite aux injections de charges, une comparaison de structures d'amplificateurs opérationnels à utiliser à l'intérieur de cette architecture ainsi qu'une discussion sur les amplificateurs symétriques et les buffers à grande précision. Ces travaux sont validés par la réalisation d'un ASIC analogique en technologie CMOS 0.35 [mu]m (0;3.3V) occupant 200*300 [mu]m sur la puce et consommant 12 mW.
Author: Guillaume Prenat
Publisher:
ISBN:
Category :
Languages : fr
Pages : 144
Get Book Here
Book Description
Cette thèse de doctorat présente une technique de BIST dont l'interface est totalement numérique, pour le test fréquentiel de circuits analogiques et mixtes. L'objectif de cette approche est de faciliter les techniques de test à bas coût des Systèmes sur Puce, rendant le test des blocs mixtes compatibles avec l'utilisation de testeurs numériques. La génération de signal de test analogique est réalisée sur la puce elle-même par un filtrage passe-bas d'un train binaire encodé par un modulateur Sigma Delta. L'analyse harmonique de la réponse analogique est également réalisée sur la puce en utilisant une modulation par un signal carré et une modulation par un modulateur Sigma Delta. La génération de signal analogique et l'analyse de la réponse du circuit sous test étant programmables numériquement sur la puce, la compatibilité avec un testeur numérique à faible coût est assurée. L'optimisation des signatures de test est discutée en détail pour trouver un compromis entre temps et qualité du test.
Author: Camille Dupoiron
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Le sujet de thèse a pour objectif de revisiter le paradigme d'acquisition d'images dans les circuits intégrés pour le rendre robuste et scalable en technologies nanométriques (telles que le 28nm FDSOI). Ceci, afin de répondre aux contraintes d'imagerie imposée par des applications de type internet des objets. Dans ce cas, un système sur puce (SoC) hétérogène conçut en technologie avancée permettrait de répondre aux contraintes de consommation d'énergie. L'utilisation des imageurs standard actuels n'est alors pas compatible avec cette exigence à cause de leur consommation excessive et leur non compatibilité avec les technologies FDSOI 28nm. De plus, les ressources importantes de calcul numérique disponibles dans ces types de SoC couplées avec de nouveaux modes de captures d'images permettraient d'atteindre des niveaux de consommation d'énergie extrêmement bas tout en offrant la possibilité d'implémenter des algorithmes de traitement d'image complexes. Après une étude bibliographique sur les différentes méthodes d'acquisition d'image ainsi qu'une étude bibliographique sur les imageurs en technologies dites avancées pour l'imagerie et pour des applications basse consommation, il a été montré qu'il était nécessaire de numériser au plus tôt l'information lumineuse reçue par le capteur. C'est pourquoi le sujet a été orienté vers une architecture de type événementielle. L'architecture d'un capteur d'image événementiel avec traitement intelligent associé a été développée, en prenant en considération les contraintes liées à la technologie. Afin de définir ces contraintes, un circuit de test de pixel en FDSOI 28nm a été réalisé permettant d'évaluer la réponse électro-optique. Les pixels ont chacun des types et des tailles de photodiodes différentes afin de valider le type et la taille les plus efficaces. Deux architectures événementielles ont été étudiées durant cette thèse afin de répondre aux contraintes d'une implémentation en technologies FDSOI 28nm : une architecture de type « Time-to-first-Spike » (TTFS) avec un système d'inhibition et une architecture dite « multi-bus » utilisant les possibilités d'interconnections denses offertes par la technologie. Ces deux architectures visent à réduire le flot de données sortant ainsi que la consommation d'énergie. Les traitements associés à l'acquisition ont été validés par des simulations MATLAB émulant l'acquisition événementielle et les prétraitements. Ce système de vision extrait donc une carte binaire correspondant aux contrastes locaux en utilisant un principe d'inhibition par bloc. Cette architecture de traitement est basée sur le pixel TTFS (et son principe d'inhibition) en adaptant son implémentation. La carte binaire est extraite de manière synchrone ce qui permet d'éviter l'ajout de matériel lié à une implémentation purement événementielle. Cette carte binaire peut servir dans des applications telles que de la détection de mouvement, ou de la classification telles que la méthode des histogrammes des gradients (HoG) le permet. La carte binaire extraite se rapproche des motifs binaires locaux (LBP) qui sont des outils fréquemment utilisés dans la détection et la reconnaissance de visage. Une partie de la thèse a également été consacrée à l'exploitation des possibilités qu'offre la technologie FDSOI 28nm. Notamment des architectures pixels utilisant une photodiode sous le transistor ont été étudiées. Il a également été développé dix matrices de 3 par 3 pixels en intégration 3D séquentielle utilisant la technologie CoolCubeTM du LETI.
Author: Alexander V. Sergienko
Publisher: CRC Press
ISBN: 1420026607
Category : Science
Languages : en
Pages : 248
Get Book Here
Book Description
All current methods of secure communication such as public-key cryptography can eventually be broken by faster computing. At the interface of physics and computer science lies a powerful solution for secure communications: quantum cryptography. Because eavesdropping changes the physical nature of the information, users in a quantum exchange can easily detect eavesdroppers. This allows for totally secure random key distribution, a central requirement for use of the one-time pad. Since the one-time pad is theoretically proven to be undecipherable, quantum cryptography is the key to perfect secrecy. Quantum Communications and Cryptography is the first comprehensive review of the past, present, and potential developments in this dynamic field. Leading expert contributors from around the world discuss the scientific foundations, experimental and theoretical developments, and cutting-edge technical and engineering advances in quantum communications and cryptography. The book describes the engineering principles and practical implementations in a real-world metropolitan network as well as physical principles and experimental results of such technologies as entanglement swapping and quantum teleportation. It also offers the first detailed treatment of quantum information processing with continuous variables. Technologies include both free-space and fiber-based communications systems along with the necessary protocols and information processing approaches. Bridging the gap between physics and engineering, Quantum Communications and Cryptography supplies a springboard for further developments and breakthroughs in this rapidly growing area.
Author: Chevalier François Le
Publisher: Artech House
ISBN: 9781608071357
Category : Radar
Languages : en
Pages : 422
Get Book Here
Book Description
