Author: Fabien Essely
Publisher:
ISBN:
Category :
Languages : fr
Pages : 180
Get Book Here
Book Description
Ce travail se situe dans le contexte de l'analyse de défaillance ainsi que des décharges électrostatiques. Des cas d'analyse de défaillance de dommages engendrés par des décharges électrostatiques nous ont permis le développement de méthodologies d'analyse ainsi que d'améliorer la mise en oeuvre de la technique OBIC impuslionnelle. La compréhension des mécanismes mis en jeu dans cette technique est facilitée par des simulations numériques. Ces dernières pourront désormais prendre en compte des différents phénomènes physiques intervenants dans la modélisation du coefficient d'absorption. Une méthodologie d'évaluation de la criticité des défauts latents sera développée et appliquée sur des circuits intégrés simples et complexes.
Author: Amjad Deyine
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
L'objectif principal du projet est d'étudier les techniques d'analyses de défaillances des circuits intégrés VLSI basées sur l'emploi de laser. Les études ont été effectuées sur l'équipement à balayage laser MERIDIAN (DCGSystems) et le testeur Diamond D10 (Credence) disponible au CNES. Les travaux de thèse concernent l'amélioration des techniques dynamiques dites DLS comme « Dynamic Laser Stimulation ». Les techniques DLS consistent à perturber le fonctionnement d'un circuit intégré défaillant par effet photoélectrique ou effet photothermique, en fonctionnement dynamique, à l'aide d'un faisceau laser continu balayant la surface du circuit. Un faisceau laser modulé avec des impulsions supérieures à la nanoseconde et de façon synchrone avec le test électrique à l'aide d'un signal TTL peut être également avantageusement utilisé pour localiser des défauts non accessibles par des techniques purement statiques (OBIRCh, OBIC etc.). L'analyse de la réponse des paramètres électriques à la perturbation laser conduit à une identification de l'origine de la défaillance dynamique. L'optimisation des techniques DLS actuelles permet d'augmenter le taux de succès des analyses de défaillance et d'apporter des informations difficilement accessibles jusqu'alors, qui permettent la détermination de la cause racine de la défaillance.Dans un premier temps, le travail réalisé a consisté en l'amélioration du processus d'analyse des techniques DLS par l'intégration étroite avec le test de façon à observer tout paramètre électrique significatif lors du test DLS. Ainsi, les techniques de « Pass-Fail Mapping » ou encore les techniques paramétriques de localisation de défauts ont été implémentées sur le banc de test constitué du Meridian et du D10. La synchronisation du déroulement du test opéré par le testeur avec le balayage laser a permis par la suite d'établir des méthodologies visant à rajouter une information temporelle aux informations spatiales. En effet, en utilisant un laser modulé nous avons montré que nous étions capable d'identifier avec précision quels sont les vecteurs impliqués dans le comportement défaillant en modulant l'éclairement du faisceau laser en fonction de la partie de la séquence de test déroulée. Ainsi nous somme capable de corréler la fonction défaillante et les structures du CI impliquées. Cette technique utilisant le laser modulé est appelée F-DLS pour « Full Dynamic Laser Stimulation ». A l'inverse, nous pouvons connaitre la séquence de test qui pose problème, et par contre ne pas connaitre les structures du CI impliquées. Dans l'optique de rajouter cette l'information, il a été développé une technique de mesure de courant dynamique. Cette technique s'est avérée efficace pour obtenir des informations sur le comportement interne du CI. A titre d'exemple, prenons le cas des composants « latchés » où les signaux sont resynchronisés avant la sortie du composant. Il est difficile, même avec les techniques DLS actuelles, d'avoir des informations sur une dérive temporelle des signaux. Cependant l'activité interne du composant peut être caractérisée en suivant sur un oscilloscope l'évolution du courant lorsque le circuit est actif, sous la stimulation laser. L'information sur la dérive temporelle peut être extraite par observation de cette activité interne.Enfin, ces techniques de stimulation laser dynamique, ont également prouvé leur efficacité pour l'étude de la fiabilité des CI. La capacité de ces techniques à détecter en avance d'infimes variations des valeurs des paramètres opérationnels permet de mettre en évidence l'évolution des marges de ces paramètres lors d'un processus de vieillissement accéléré. L'étude de l'évolution de la robustesse des CI face aux perturbations externes est un atout majeur qu'apportent les techniques DLS à la fiabilité.Les méthodologies développées dans cette thèse, sont intégrées dans les processus d'analyse et de caractérisation de CI au laboratoire.
Author: Emeric Faraud
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Les techniques de localisation de défauts basées sur la stimulation laser restent aujourd'hui les techniques parmi les plus avancées qui existent. Elles permettent la stimulation thermique ou photoélectrique de façon très localisée sans contact physique. Les travaux dans ce mémoire sont consacrés au développement et à l'application de techniques d'analyse par faisceau laser impulsionnelles destinées à l'analyse des circuits intégrés. Le développement matériel et les investigations de méthodologies d'analyse ont été portés par la motivation du projet MADISON (Méthodes d'Analyse de Défaillances Innovantes par Stimulation Optique dyNamique), qui a pour but d'augmenter le taux de succès des analyses des circuits complexes VLSI par stimulation laser. L'utilisation de systèmes optiques très performants comprenant des sources laser impulsionnelles fibrées nous a permis d'explorer les capacités en termes d'analyse par stimulation laser photoélectrique impulsionelle. Une étude originale de l'étude du phénomène Latchup a montré une augmentation de la résolution latérale avec l'utilisation du processus d'absorption non linéaire.
Author: Abdellatif Firiti
Publisher:
ISBN:
Category :
Languages : fr
Pages : 304
Get Book Here
Book Description
Cette thèse a été effectuée au laboratoire RCCAL de STMicroelectronics Rousset en collaboration avec le CNES et le laboratoire IXL. Le but de ces travaux, réalisés exclusivement sur un site industriel, est de développer et de mettre en place des méthodes optiques de localisation de défaut dans les circuits intégrés (CI) sans contact et non destructives. Les techniques étudiées et développées sont l’émission de lumière, la stimulation thermique laser et la stimulation photoélectrique laser par la face avant et la face arrière des CI. La thématique principale de ces travaux est la localisation des défauts dans les circuits intégrés en milieu industriel. Les principaux sujets de recherche traités dans ce manuscrit sont :-l’état de l’art des techniques de localisation des défauts dans les CI,-le développement des techniques de préparation des échantillons,-le système PHEMOS-1000 (Hamamatsu),-l’interprétation des signatures obtenues par les techniques STL et SPL sur un circuit intégré à l’aide du PHEMOS-1000,-la compréhension et la quantification de l’interaction laser-circuit intégré, -et le développement et la mise en place d’un processus de localisation de défauts résistifs en 3 dimensions dans un CI. Les limitations des techniques de localisation et du PHEMOS-1000 sont établies. Les points d’améliorations encore possibles sur cet équipement sont listés. En perspective aux techniques d’analyses traitées au cours de cette thèse, plusieurs techniques émergente, comme les techniques optiques dynamiques, les techniques magnétiques les techniques dérivées de l'AFM ont été évaluées avec succès et annoncées comme étant un point clé pour l’avenir des laboratoires d’analyses de défaillance.
Author: Yuan Gao
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Dans l'industrie semiconducteur, une décharge électrostatique peut se produire tout au long de la vie d'une puce électronique, et constitue un vrai problème pour la fiabilité du circuit intégré et une cause majeure de défaillance. Un nouveau modèle, modèle du composant chargé (CDM, Charged Device Model) a été récemment développé pour simuler un composant chargé qui se décharge au travers d'une de ses broches vers la masse. La forme d'onde d'une telle décharge se présente comme une impulsion de courant de grande amplitude (15A pour un CDM de 1KV sur une capacité de charge de 10pF) d'une durée de seulement quelques nanosecondes. En effet, il est de plus en plus courant de constater des signatures de défaillance ESD au coeur des circuits intégrés, généralement des claquages d'oxyde qui sont typiquement induites par les décharges CDM. Une protection ESD ayant une dynamique de déclenchement inappropriée ou la circulation d'un fort courant de décharge (dans le substrat ou sur les pistes métalliques) peut induire localement des variations de potentiel suffisantes pour endommager les oxydes (3-5nm d'épaisseur pour la technologie CMOS 45nm). Face aux défis de la décharge CDM, dans cette thèse, nous nous sommes intéressée d'abord à la détection et la compréhension des défauts latents induits par les stress CDM dans les circuits intégrés, en utilisant une technique de haute sensibilité, « la mesure de bruit en basse fréquence ». Un convertisseur DC-DC a été stressé par le test CDM, après chaque étape de traitement (stockage, recuit, et vieillissement), et l'évolution des défauts latents générés a été étudiée. Ensuite, nous avons proposé une méthodologie de modélisation du circuit intégré complet afin de simuler la stratégie de protection vis-à-vis des stress CDM en limitant les problèmes de convergence de simulation. Son originalité réside dans la modélisation de la résistance du substrat en très forte injection adaptée à la décharge CDM à l'aide de la mesure VF-TLP (Very Fast Transmission Line Pulsing) et de la simulation physique 2D et 3D. La méthodologie a été validée sur une technologie CMOS avancée 45nm et une technologie BiCMOS 0,25mm). A la fin, la méthodologie de simulation CDM a été validée sur un produit commercial.
