Contribution à l'étude des architectures d'ordinateurs parallèles PDF Download
Are you looking for read ebook online? Search for your book and save it on your Kindle device, PC, phones or tablets. Download Contribution à l'étude des architectures d'ordinateurs parallèles PDF full book. Access full book title Contribution à l'étude des architectures d'ordinateurs parallèles by Smail Niar. Download full books in PDF and EPUB format.
Author: Smail Niar
Publisher:
ISBN:
Category :
Languages : fr
Pages : 182
Get Book Here
Book Description
Le présent travail constitue une contribution au projet N-ARCH qui vise la conception d'une architecture d'ordinateur parallèle orientée vers le traitement. Dans la première partie de ce rapport, nous présentons les 2 points principaux retenus pour la conception de la machine N-ARCH. Il s'agit d'une part de l'utilisation de langages de nature déclarative et d'autre part de l'adéquation d'un schéma d'évaluation de type non-Von Neumann à ces langages. Une description fonctionnelle d'un nœud de la machine est, par la suite présentée. Dans cette description nous montrons le rôle des mémoires associatives dans le fonctionnement d'un nœud, ainsi que la méthode sur l'utilisation de fonctions de hachage. A partir de cette description, un émulateur de la machine N-ARCH a été réalisé afin d'étudier le comportement dynamique du modèle. Le noyau de l'émulateur a été développé en OCCAM et mis au point sur un réseau de 16 Transputers. Les programmes de test réalisés sur l'émulateur ont permis de mesurer les performances de celui-ci et de valider le modèle fonctionnel de N-ARCH. Les résultats de ces test mettent en évidence certains points clés qui devront être pris en compte lors de la réalisation physique du nœud (comme l'intégration des mémoires associatives, la répartition du programme dynamiquement, l'existence d'unités de communication autonomes). Le travail se termine par une proposition d'extension du noyau N-ARCH pour permettre l'exécution de programmes écrits en langages fonctionnels
Author: Smail Niar
Publisher:
ISBN:
Category :
Languages : fr
Pages : 182
Get Book Here
Book Description
Le présent travail constitue une contribution au projet N-ARCH qui vise la conception d'une architecture d'ordinateur parallèle orientée vers le traitement. Dans la première partie de ce rapport, nous présentons les 2 points principaux retenus pour la conception de la machine N-ARCH. Il s'agit d'une part de l'utilisation de langages de nature déclarative et d'autre part de l'adéquation d'un schéma d'évaluation de type non-Von Neumann à ces langages. Une description fonctionnelle d'un nœud de la machine est, par la suite présentée. Dans cette description nous montrons le rôle des mémoires associatives dans le fonctionnement d'un nœud, ainsi que la méthode sur l'utilisation de fonctions de hachage. A partir de cette description, un émulateur de la machine N-ARCH a été réalisé afin d'étudier le comportement dynamique du modèle. Le noyau de l'émulateur a été développé en OCCAM et mis au point sur un réseau de 16 Transputers. Les programmes de test réalisés sur l'émulateur ont permis de mesurer les performances de celui-ci et de valider le modèle fonctionnel de N-ARCH. Les résultats de ces test mettent en évidence certains points clés qui devront être pris en compte lors de la réalisation physique du nœud (comme l'intégration des mémoires associatives, la répartition du programme dynamiquement, l'existence d'unités de communication autonomes). Le travail se termine par une proposition d'extension du noyau N-ARCH pour permettre l'exécution de programmes écrits en langages fonctionnels
Author: CAROLINE.. BURRER HOOG
Publisher:
ISBN:
Category :
Languages : fr
Pages : 294
Get Book Here
Book Description
SUR ORDINATEURS PARALLELES, LA TENDANCE ACTUELLE EST D'OFFRIR AUX UTILISATEURS DEVANT IMPLANTER DES APPLICATIONS, UN NIVEAU D'ABSTRACTION ADAPTE A LEURS BESOINS. CET OBJECTIF NE PEUT ETRE ATTEINT QU'UN CONSIDERANT LE DOMAINE DES ARCHITECTURES MATERIELLES, CELUI DES NOYAUX DE SYSTEME D'EXPLOITATION ET DES ENVIRONNEMENTS DE DEVELOPPEMENT. IL S'AGIT DE GUIDER LE CHOIX DE L'UTILISATEUR EN MATIERE DE SUPPORT MATERIEL ET DE NOYAU DE SYSTEME AFIN QU'IL OBTIENNE DANS L'ENVIRONNEMENT DE PROGRAMMATION LA VUE DU PARALLELISME QU'IL SOUHAITE. L'ESSENTIEL DE NOTRE CONTRIBUTION PORTE PRINCIPALEMENT SUR LES POINTS SUIVANTS: L'APPLICATION D'UN FORMALISME AU DOMAINE DES ARCHITECTURES MIMD, LA FORMATION DES FONCTIONNALITES D'UN NOYAU DE SYSTEME D'EXPLOITATION PARALLELE, LA PROPOSITION D'UNE DEMARCHE POUR LA SELECTION D'UN NIVEAU D'ABSTRACTION SELON DEUX APPROCHES ANTAGONISTES, L'APPLICATION DU SYSTEME D'EXPLOITATION PARALLELE HELIOS AU T.NODE, LA RESOLUTION DU PLACEMENT DE TACHES, SOUS HELIOS, L'IMPLANTATION DE L'INTERFACE X/OPEN SOUS HELIOS ET SOUS LE SYSTEME PAROS. L'ARCHITECTURE MATERIELLE D'UNE MACHINE PARALLELE FOURNIT A ELLE SEULE DES CONCEPTS INTELLIGENTS QUE NOUS NOUS SOMMES PROPOSES DE FORMALISER. LE SYSTEME D'EXPLOITATION SUR CE TYPE DE MACHINE PREND PLUSIEURS DIMENSIONS SUIVANT QU'IL FOURNIT UNIQUEMENT UN ACCES AUX FONCTIONNALITES MATERIELLES OU UN NIVEAU D'ABSTRACTION TEL QU'IL CACHE LE PARALLELISME SOUS-JACENT ; NOUS PRESENTONS NOS REALISATIONS AU NIVEAU DES DIFFERENTES COUCHES D'UN SYSTEME D'EXPLOITATION. AFIN DE FACILITER LE PORTAGE D'APPLICATIONS, LES INTERFACES DE PROGRAMMATION DOIVENT OFFRIR UN CERTAIN DEGRE DE COMPATIBILITE AVEC LES ARCHITECTURES TRADITIONNELLES, NOUS AVONS FAIT LE CHOIX D'IMPLANTER L'INTERFACE X/OPEN SUR MACHINE PARALLELE. LE PASSAGE ENTRE LA PREMIERE ET LA DEUXIEME GENERATION DE MACHINES PARALLELES DE TELMAT A PERMIS DE CONFORTER NOS CHOIX ET AINSI DE CONSTRUIRE DES SOLUTIONS A DES DOMAINES D'APPLICATIONS PLUS CIBLES
Author:
Publisher:
ISBN:
Category : Aeronautics
Languages : en
Pages : 772
Get Book Here
Book Description
Author: Bernard Toursel
Publisher:
ISBN:
Category :
Languages : fr
Pages : 237
Get Book Here
Book Description
ARCHITECTURES D'ORDINATEURS: EVOLUTION ET OUTILS DE DESCRIPTION. ANALYSE DU FONCTIONNEMENT DES ORDINATEURS. PRINCIPES DE FONCTIONNEMENT D'UNE S-ARCHITECTURE. DEFINITION D'UNE S-ARCHITECTURE. EVALUATION D'UNE S-ARCHITECTURE. REALISATIONS PARTICULIERES
Author: JACQUES.. FANTINI
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Get Book Here
Book Description
CE MEMOIRE EST CONSACRE A LA CONCEPTION D'ARCHITECTURES MATERIELLES PARALLELES A BASE DE PROCESSEURS ARITHMETIQUES RAPIDES, AINSI QU'A L'ELABORATION DE MODELES LOGICIELS POUR L'EXPLOITATION DE CES SYSTEMES ET LEUR PROGRAMMATION EN ENVIRONNEMENT PARALLELE. DANS LA PREMIERE PARTIE, L'ETUDE ET LA SYNTHESE DES ARCHITECTURES PARALLELES, DES COMPOSANTS DE BASE ET DES MECANISMES DE COMMUNICATION PRECEDE LA DEFINITION DES CARACTERISTIQUES DE LA MACHINE REALISEE. CE SYSTEME EST COMPOSE D'UN MODULE PROCESSEUR ARITHMETIQUE RAPIDE CONNECTE SUR LE BUS D'UN MICRO-ORDINATEUR PAR L'INTERMEDIAIRE DE DEUX PLANS MEMOIRES A DOUBLE ACCES. L'INTERCONNEXION DE PLUSIEURS MODULES DEFINIT L'ARCHITECTURE PARALLELE MULTI-DSPS, CHACUN D'EUX POUVANT COMMUNIQUER VIA LE BUS COMMUN ET UN RESEAU D'AIGUILLAGES CONFIGURABLE. LA DEUXIEME PARTIE EST CONSACREE AUX DEVELOPPEMENTS LOGICIELS ET EST DIRIGEE SELON DEUX AXES, L'ELABORATION D'UN MODELE DE PROGRAMMATION POUR LA MACHINE MULTI-DSPS AFIN DE REPARTIR L'ENSEMBLE DES TACHES SUR LES MODULES, ET D'UN OUTIL D'AIDE A LA PARALLELISATION AUTOMATIQUE. CE DERNIER ANALYSE UN PROGRAMME SOURCE ALGORITHMIQUE SEQUENTIEL ET RESTITUE UNE VERSION SOURCE PARALLELISEE, A PARALLELISME MAXIMAL OU STRUCTUREL. LA METHODE DE CALCUL DES DEPENDANCES MISE EN UVRE EST L'ANALYSE SYNTAXIQUE PUIS LA CONSTRUCTION D'UNE MATRICE DE DEPENDANCES
Author: Yang Ni
Publisher:
ISBN:
Category :
Languages : fr
Pages : 0
Get Book Here
Book Description
Author: George Bosilca
Publisher:
ISBN:
Category :
Languages : fr
Pages : 118
Get Book Here
Book Description
Le calcul haute performance sur des architectures parallèles utilise différentes approches en fonction du modèle de mémoire de l'architecture, du niveau d'abstraction du langage de programmation et de la nature de l'application. La première partie de cette thèse est consacrée à la présentation d'un modèle d'exécution original basé sur l'appel de procédure à distance ou RPC (Remote Procedure Call), appelé Out-of-order execution parallel Virtual Machine (OVM). Le substrat a été construit suivant trois directions : portabilité via un modèle unique de mémoire, équilibrage de charge en utilisant un support modulaire et haute performance grâce à plusieurs optimisations. Je présente ici l'architecture générale d'OVM et je démontre ses performances pour différents types d'applications parallèles-: régulières, nécessitant un équilibrage de charge et des contraintes temps-réel. Avec l'augmentation du nombre de processeurs, les déconnexions et les disparitions des nœuds deviennent des évènements courants. La seconde partie est dédiée à l'environnement MPICH-V. Cet environnement de tolérance automatique des fautes est basé sur un checkpoint non coordonnée et un logging de messages distribué. MPICH-V se base sur des mémoires de canal, des serveurs de checkpoint et sur de preuves théoriques de ses protocoles. Se concentrant sur les mémoires de canal, des résultats sont présentés et analysés, pour des applications parallèles non triviales. Les résultats expérimentaux démontrent la bonne scalabilité et un haut degré de tolérance aux fautes.
Author: Serge Wendling
Publisher:
ISBN:
Category :
Languages : fr
Pages :
Get Book Here
Book Description
L'OBJET PRINCIPAL DE CE TRAVAIL EST D'ETUDIER LES APPORTS DES DIFFERENTS TYPES D'ORDINATEURS ET LES PROBLEMES QUE POSE LEUR MISE EN UVRE. PARTANT DE L'ARCHITECTURE DE TYPE VON NEUMANN, NOUS RAPPELONS CERTAINS DES NOMBREUX ARTIFICES INTRODUITS POUR EN AMELIORER LES PERFORMANCES. PUIS, NOUS EXAMINONS LES DEUX APPROCHES POSSIBLES DU TRAITEMENT PARALLELE: PARTITIONNEMENT DES DONNEES ET PARALLELISATION DES ALGORITHMES. NOUS DISCUTONS LES PRINCIPALES TENTATIVES DE CLASSIFICATION DES ARCHITECTURES AVANT DE RECONSIDERER LE PROBLEME GENERAL D'UNE CLASSIFICATION. NOUS DECRIVONS ENSUITE LA STRUCTURE DES PRINCIPALES MACHINES NON CONVENTIONNELLES. DANS UNE SECONDE PARTIE, NOUS ABORDONS LE PROBLEME DU CHOIX DE LA MEILLEURE ARCHITECTURE DANS LE CAS PARTICULIER DU TRAITEMENT D'IMAGES POUR LEQUEL NOUS DEFINISSONS QUATRE CLASSES D'ALGORITHMES. NOUS DEGAGEONS LA NOTION DE MACHINE HYBRIDE DONT LA MISE EN UVRE POSE UN PROBLEME D'OPTIMISATION GLOBALE. NOUS INTRODUISONS ALORS UNE METHODE QUI, PAR L'UTILISATION D'UN GRAPHE LINEAIRE EN N ET EN P, PERMET DE REPONDRE A LA QUESTION COMMENT EXECUTER AUX MIEUX N ALGORITHMES SUR UNE MACHINE HETEROGENE DE P PROCESSEURS?. POUR CE FAIRE, NOUS CONSIDERONS SUCCESSIVEMENT LES TROIS CAS POSSIBLES D'EXECUTION D'UNE SUITE DE TACHES (SERIE ORDONNEE, SERIE NON ORDONNEE, PARALLELE) AVANT DE GENERALISER L'OUTIL PROPOSE. UNE TROISIEME ET DERNIERE PARTIE DECRIT L'ARCHITECTURE D'UNE MACHINE HYBRIDE DEVELOPPEE DANS NOTRE LABORATOIRE ET PERMETTANT UN TRAITEMENT D'IMAGES EN TEMPS REEL GRACE A L'ASSOCIATION DE DIFFERENTS PROCESSEURS ET LE DEVELOPPEMENT D'INTERFACES DE COMMUNICATIONS RAPIDES
Author: ABELLATIF.. BENNIS
Publisher:
ISBN:
Category :
Languages : fr
Pages : 186
Get Book Here
Book Description
ETUDE D'UNE ARCHITECTURE MULTIPROCESSEUR ET MULTIEMULATRICE PERMETTANT LE PARTAGE DES RESSOURCES DE LA STRUCTURE ET L'EXECUTION DE TACHES EN PARALLELE SUR PLUSIEURS PROCESSEURS APPARTENANT A LA STRUCTURE
Author: Aklesso Bekley
Publisher:
ISBN:
Category :
Languages : fr
Pages : 132
Get Book Here
Book Description
La croissance quasi exponentielle des performances de la microelectronique et des ordinateurs se poursuit et s'accompagne de besoins proportionnels en bande passante pour satisfaire les exigences en communication des machines massivement paralleles. Or si la technologie des circuits integres a une forte influence sur les processeurs elementaires, la relation entre les performances deduites des technologies et la puissance de communication d'une machine est beaucoup moins directe. La realisation physique des interconnexions devient de plus en plus couteuse avec l'augmentation des frequences de transmission. Dans le cadre de l'utilisation de nouvelles technologies, nous avons etudie les possibilites de communication en hyperfrequences dans les reseaux d'interconnexion des machines paralleles. En effet, les communications en hyperfrequences au travers d'un guide d'ondes peuvent s'executer de facon simultanee. Ce travail presente d'abord l'etude de la communication entre un ensemble de processeurs connectes a un meme guide d'ondes et propose un protocole de communication distribue. Puis, en connectant un processeur a un ensemble de guides d'ondes, il est presente une topologie generale 3d assurant un degre de connectivite logique eleve. Enfin, les performances d'un tel reseau construit a partir de guides d'ondes sont etudiees par modelisation analytique et par simulation.
